TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035
ZHCS864I–APRIL2009–REVISEDJULY2012
olo微控制器
查询样品:TMS320F28030,TMS320F28031,TMS320F28032,TMS320F28033,TMS320F28034,TMS320F28035
1TMS320F2803x(olo™)微控制器(MCU)
1.1
123
特性
•亮点–高效32位中央处理单元(CPU)(TMS320C28x™)–60MHz器件–3.3V单电源–集成型加电和欠压复位–两个内部零引脚振荡器–多达45个复用通用输入输出(GPIO)引脚–三个32位CPU定时器–片载闪存，SRAM，OTP内存–代码安全模块–串行端口外设(SCI/SPI/I2C/LIN/eCAN)–增强型控制外设•增强型脉宽调制器(ePWM)•高分辨率PWM(HRPWM)•增强型捕捉(eCAP)•个高分辨率输入捕获(HRCAP)•增强型正交编码器脉冲(eQEP)•模数转换器(ADC)•片载温度传感器•比较器–56引脚，64引脚，和80引脚封装
•高效32位中央处理单元(CPU)(TMS320C28x™)–60MHz（16.67ns周期时间）–16x16和32x32介质访问控制(MAC)运算–16x16双MAC–哈佛(Harvard)总线架构–连动运算–快速中断响应和处理–统一存储器编程模型–高效代码（使用C/C++和汇编语言）
•可编程控制律加速器(CLA)–32位浮点算术加速器–独立于主CPU之外的代码执行
•字节序：小端序
•低器件和系统成本：–3.3V单电源–无需电源排序–集成型加电复位和欠压复位–低功率–无模拟支持引脚
•计时:–两个内部零引脚振荡器–片载晶振振荡器/外部时钟输入–支持动态锁相环路(PLL)比率变化–安全装置定时器模块–丢失时钟检测电路
•多达45个具有输入滤波功能可单独编程的多路复用通用输入输出(GPIO)引脚
•可支持所有外设中断的外设中断扩展(PIE)模块•三个32位CPU定时器•每个ePWM模块中的独立16位定时器•片载存储器
–闪存，SRAM，OTP，引导ROM可用•128位安全密钥/锁
–保护安全内存块–防止固件逆向工程•串行端口外设–一个SCI(UART)模块–两个SPI模块–一个内部集成电路(I2C)总线–一个本地互连网络(LIN)总线–一个增强型控制器局域网络(eCAN)总线•高级仿真特性–分析和断点功能–借助硬件的实时调试•2803x封装–56引脚RSH超小四方扁平（无铅）(VQFN)封
装–64引脚薄型四方扁平(TQFP)封装–80引脚PN薄型四方扁平(LQFP)封装
1 Pleasebeawarethatanimportantnoticeconcerningavailability,standardwarranty,anduseincriticalapplicationsofTexasInstrumentssemiconductorproductsanddisclaimerstheretoappearsattheendofthisdatasheet.olo,TMS320C28x,C28x,TMS320C2000,CodeComposerStudio,XDS510,XDS560aretrademarksofTexasInstruments.3Allothertrademarksarethepropertyoftheirrespectiveowners. UNLESSOTHERWISENOTEDthisdocumentcontainsPRODUCTIONDATAinformationcurrentasofpublicationdate.ProductsconformtospecificationsperthetermsofTexasInstrumentsstandardwarranty.Productionprocessingdoesnotnecessarilyincludetestingofallparameters. 版权©2009–2012,TexasInstrumentsIncorporatedEnglishDataSheet:SPRS584 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 1.2说明 F2803xolo™系列微控制器为C28x™内核和控制律加速器(CLA)供电，此内核和CLA与低引脚数量器件中的高集成控制外设向耦合。
该系列的代码与以往基于C28x的代码相兼容，并且提供了很高的模拟集成度。
一个内部电压稳压器允许单一电源轨运行。
对HRPWM模块实施了改进，以提供双边缘控制（调频）。
增设了具有内部10位基准的模拟比较器，并可直接对其进行路由以控制PWM输出。
ADC可在0V至3.3V固定全标度范围内进行转换操作，并支持公制比例VREFHI/VREFLO基准。
ADC接口专门针对低开销/低延迟进行了优化。
1.3开始使用 这一部分提供了当为一个C28x器件进行首次开发时所采取步骤的简要概括。
有关这些步骤的详细情况，请参阅：•《开始使用TMS320C28x数字信号控制器》（文献编号SPRAAM0）。
•C2000开始使用网站(/c2000getstarted)•TMS320F28xMCU开发和实验者工具(/f28xkits)
2 TMS320F2803x(olo™)微控制器(MCU) 版权©2009–2012,TexasInstrumentsIncorporated 1TMS320F2803x(olo™)微控制器(MCU).......11.1特性..................................................11.2说明..................................................21.3开始使用.............................................2 2简介.........................................................42.1引脚分配.............................................72.2信号说明............................................11 3功能概述..................................................193.1方框图..............................................193.2内存映射............................................203.3简要说明............................................273.4寄存器映射.........................................363.5器件仿真寄存器.....................................383.6中断.................................................393.7VREG/BOR/POR...................................433.8系统控制............................................453.9低功耗模式块.......................................53 4外设.......................................................544.1控制律加速器(CLA)概述...........................544.2模拟时钟............................................574.3串行外设接口(SPI)模块...........................634.4串行通信接口(SCI)模块...........................664.5本地互连网络(LIN).................................694.6增强型控制器局域网络(eCAN)模块...............724.7内部集成电路(I2C).................................764.8增强型PWM模块(ePWM1/2/3/4/5/6/7)...........784.9高分辨率PWM(HRPWM)..........................84 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 4.10增强型捕捉模块(eCAP1)...........................854.11高分辨率捕捉(HRCAP)模块.......................874.12增强型正交编码器脉冲(eQEP).....................894.13JTAG端口..........................................914.14GPIOMUX.........................................925器件支持..................................................965.1器件和开发支持工具命名规则......................965.2相关文档 .........................................985.3社区资源............................................996电气规范................................................1016.1最大绝对额定值...................................1016.2建议的运行条件...................................1016.3电气特性...........................................1026.4流耗................................................1036.5散热设计考虑......................................1076.6针对MCU的无信号缓冲的仿真器连接............1076.7时序参数符号......................................1086.8时钟要求和特性...................................1116.9电源排序...........................................1126.10通用输入/输出(GPIO).............................1146.11增强型控制外设....................................1216.12详细说明...........................................1426.13闪存定时...........................................1437H-至-I修订历史记录...................................1458G-至-H修订历史记录.................................1469热性能/机械数据.......................................147 版权©2009–2012,TexasInstrumentsIncorporated 内容
3 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 2简介 表2-1列出了TMS320F2803x器件的特性。
4 简介 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 表2-
1.硬件特性 ZHCS864I–APRIL2009–REVISEDJULY2012 功能： 类型
(1) 封装类型 指令周期 - 控制律加速器
0 片载闪存（16位字） - 片载SARAM（16位字） - 片载闪存/SARAM/OTP块的代码安全 - 引导ROM(8KX16) - 一次性可编程(OTP)ROM（16位字） - ePWM输出
1 eCAP输入
0 eQEP模块
0 安全装置定时器 - 每秒百万次采样(MSPS) 转换时间 12位ADC 通道
3 温度传感器 双采样保持 32位CPU定时器 - 高分辨率ePWM通道
1 高分辨率捕获(HRCAP)模块
0 带有集成数模转换器(DAC)的比较器
0 内部集成电路(I2C)
0 增强型控制器局域网络(eCAN)
0 本地互连网络(LIN)
0 串行外设接口(SPI)
1 串行通信接口(SCI)
0 I/O引脚（共GPIO - 用） AIO - 外部中断 - 电源电压（标称值） - 80引脚PN LQFP 14 16 245 28030(60MHz)64引脚 PAGTQFP16.67ns 否16K6K支持支持1K12 11支持2.0500.00ns14支持支持331111133633.3V 56引脚RSHVQFN 8 13 126 80引脚PN LQFP 14 16 245 28031(60MHz)64引脚 PAGTQFP16.67ns 否32K8K支持支持1K12 11支持2.0500.00ns14支持支持331111133633.3V 56引脚RSHVQFN 8 13 126 80引脚PN LQFP 14 1672 245 28032(60MHz)64引脚 PAGTQFP16.67ns不支持32K10K支持支持 1K1211支持4.6216.67ns14支持支持36231111133633.3V 56引脚RSHVQFN 8 134- 126 80引脚PN LQFP 14 1672 245 28033(60MHz)64引脚 PAGTQFP16.67ns支持32K10K支持支持 1K1211支持4.6216.67ns14支持支持36231111133633.3V 56引脚RSHVQFN 8 134- 126 80引脚PN LQFP 14 1672 245 28034(60MHz)64引脚 PAGTQFP16.67ns不支持64K10K支持支持 1K1211支持4.6216.67ns14支持支持36231111133633.3V 56引脚RSHVQFN 8 134- 126 80引脚PN LQFP 14 1672 245 28035(60MHz)64引脚 PAGTQFP16.67ns支持64K10K支持支持 1K1211支持4.6216.67ns14支持支持36231111133633.3V 56引脚RSHVQFN 8 134- 126
(1)一个类型变化代表一个外设模块中的主要功能特性差异。
在一个外设类型内，器件之间会有细微差异，而这些差异不会影响模块的基本功能性。
这些特定器件差异显示在《TMS320x28xx，28xxxDSP外设参考手册》（文献编号SPNU566）列表中和外设参考指南中。
版权©2009–2012,TexasInstrumentsIncorporated 简介
5 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 封装类型温度选项产品状态
(2) 功能： T：-40°C至105°CS：-40°C至125°CQ：-40°C至125°C
(1) 类型
(1) - 28030(60MHz) 80引脚PN LQFP 64引脚PAGTQFP 支持 支持 支持 TMS TMS 56引脚RSHVQFN 不支持TMX 表2-
1.硬件特性(continued) 80引脚PN LQFP 28031(60MHz) 64引脚PAGTQFP 支持 56引脚RSHVQFN 80引脚PN LQFP 28032(60MHz) 64引脚PAGTQFP 支持 56引脚RSHVQFN 支持 支持 支持 不支持 支持 不支持 TMS TMS TMX TMS TMS TMX 28033(60MHz) 80引脚PN LQFP 64引脚PAGTQFP 支持 支持 支持 TMS TMS 56引脚RSHVQFN 不支持TMX 28034(60MHz) 80引脚PN LQFP 64引脚PAGTQFP 支持 支持 支持 TMS TMS 56引脚RSHVQFN 不支持TMX 28035(60MHz) 80引脚PN LQFP 64引脚PAGTQFP 支持 支持 支持 TMS TMS 56引脚RSHVQFN 不支持TMX
(1)“Q”是指针对汽车应用的Q100认证技术规范。
(2)器件级说明，请见节5.1，器件和开发支持工具命名规则。
“TMS”产品状态表示一个完全合格的生产器件。
“TMX”产品状态表示一个试验器件，此试验器件并不一定代表最终器件的电气规 范。
6 简介 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 2.1引脚分配 图2-1显示了56引脚RSH小型四方扁平（无引线）封装(VQFN)引脚分配。
图2-2显示了64引脚PAG薄型四方扁平封装(TQFP)引脚分配。
图2-3显示80引脚PN薄型四方扁平封装(LQFP)引脚分配。
注56引脚RSH封装上的信息/数据为“TMX”。
“TMX”产品状态表示一个试验器件，此试验器件并不一定代表最终器件的电气规范。
器件级说明，请见节5.1，器件和开发支持工具命名规则。
版权©2009–2012,TexasInstrumentsIncorporated 简介
7 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 42GPIO35/TDI41GPIO37/TDO40GPIO38/TCK/XCLKIN39GPIO19/XCLKIN/SPISTEA/LINRXA/ECAP138VDD37VSS36X135X234GPIO6/EPWM4A/EPWMSYNCI/EPWMSYNCO33GPIO7/EPWM4B/SCIRXDA32GPIO12/TZ1/SCITXDA31GPIO16/SPISIMOA/TZ230GPIO17/SPISOMIA/TZ329GPIO18/SPICLKA/LINTXA/XCLKOUT GPIO36/TMS43GPIO5/EPWM3B/SPISIMOA/ECAP144 GPIO4/EPWM3A45GPIO3/EPWM2B/SPISOMIA/COMP2OUT46 GPIO2/EPWM2A47GPIO1/EPWM1B/COMP1OUT48 GPIO0/EPWM1A49VDDIO50VSS51VDD52 VREGENZ53GPIO34/COMP2OUT/COMP3OUT54 GPIO20/EQEP1A/COMP1OUT55GPIO21/EQEP1B/COMP2OUT56 28GPIO28/SCIRXDA/SDAA/TZ227TEST226VDDIO25VSS24GPIO29/SCITXDA/SCLA/TZ323GPIO30/CANRXA22GPIO31/CANTXA21ADCINB720ADCINB6/COMP3B/AIO1419ADCINB4/COMP2B/AIO1218ADCINB317ADCINB2/COMP1B/AIO1016ADCINB115VSSA/VREFLO GPIO22/EQEP1S/LINTXA1GPIO23/EQEP1I/LINRXA2 VDD3VSS4XRS5TRST6ADCINA77ADCINA6/COMP3A/AIO68ADCINA4/COMP2A/AIO49ADCINA310ADCINA2/COMP1A/AIO211ADCINA112ADCINA0/VREFHI13VDDA14
A.这个图表显示了56引脚RSH封装的顶视图。
阴影表示端子实际上在封装的底部。
56引脚RSH机械制图，请见Section9，热/机械数据。
B.引脚13：VREFHI和ADCINA0共用56引脚RSH器件上的同一引脚并且它们不可同时使用。
C.引脚15：VREFLO被一直连接至56引脚RSH器件上的VSSA。
图2-1.2803x56引脚RSHVQFN（顶视图）
8 简介 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY
B.引脚17：VREFLO被一直连接至64引脚PAG器件上的VSSA。
图2-2.2803x64引脚PAGTQFP（顶视图） 版权©2009–2012,TexasInstrumentsIncorporated 简介
9 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 GPIO18/SPICLKA/LINTXA/XCLKOUT GPIO17/SPISOMIA/TZ3 GPIO8/EPWM5A/ADCSOCAO GPIO25/SPISOMIB GPIO16/SPISIMOA/TZ2 GPIO12/TZ1/SCITXDA/SPISIMOB GPIO41/EPWM7B GPIO7/EPWM4B/SCIRXDA GPIO6/EPWM4A/EPWMSYNCI/EPWMSYNCO GPIO19/XCLKIN/SPISTEA/LINRXA/ECAP1 GPIO38/TCK/XCLKIN GPIO44 X2 X1 VSS VDD GPIO39 GPIO37/TDO GPIO35/TDI GPIO36/TMS 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 GPIO11/EPWM6B/LINRXA/HRCAP2 61 GPIO5/EPWM3B/SPISIMOA/ECAP1 62 GPIO4/EPWM3A 63 GPIO40/EPWM7A 64 GPIO10/EPWM6A/ADCSOCBO 65 GPIO3/EPWM2B/SPISOMIA/COMP2OUT 66 GPIO2/EPWM2A 67 GPIO1/EPWM1B/COMP1OUT 68 GPIO0/EPWM1A 69 VDDIO 70 VSS 71 VDD 72 VREGENZ 73 GPIO34/COMP2OUT/COMP3OUT 74 GPIO15/TZ1/LINRXA/SPISTEB 75 GPIO13/TZ2/SPISOMIB 76 GPIO14/TZ3/LINTXA/SPICLKB 77 GPIO20/EQEP1A/COMP1OUT 78 GPIO21/EQEP1B/COMP2OUT 79 GPIO24/ECAP1/SPISIMOB 80 40 GPIO28/SCIRXDA/SDAA/TZ2 39 GPIO9/EPWM5B/LINTXA/HRCAP1 38 TEST2 37 GPIO26/HRCAP1/SPICLKB 36 VDDIO 35 VSS 34 GPIO29/SCITXDA/SCLA/TZ3 33 GPIO30/CANRXA 32 GPIO31/CANTXA 31 GPIO27/HRCAP2/SPISTEB 30 ADCINB7 29 ADCINB6/COMP3B/AIO14 28 ADCINB5 27 ADCINB4/COMP2B/AIO12 26 ADCINB3 25 ADCINB2/COMP1B/AIO10 24 ADCINB1 23 ADCINB0 22 VREFLO 21 VSSA 20 19 18 17 16 15 14 13 12 11 10
9 8
7 6
5 4
3 2
1 VDDA VREFHI ADCINA0 ADCINA1 ADCINA2/COMP1A/AIO2 ADCINA3 ADCINA4/COMP2A/AIO4 ADCINA5 ADCINA6/COMP3A/AIO6 ADCINA7 TRST XRS VSS VDD GPIO43/COMP2OUT GPIO42/COMP1OUT GPIO23/EQEP1I/LINRXA GPIO33/SCLA/EPWMSYNCO/ADCSOCBO GPIO32/SDAA/EPWMSYNCI/ADCSOCAO GPIO22/EQEP1S/LINTXA 图
2-3.2803x80引脚PNLQFP（顶视图） 10 简介 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 2.2信号说明 表2-2对这些信号进行了说明。
除JTAG引脚以外，GPIO功能是复位时的缺省值，除非另外注明。
它们下面列出的外设信号是供替换的功能。
有些外设功能并不在所有器件上提供。
详细信息请见表2-
1。
输入不是5V耐压。
所有GPIO引脚为I/O/Z且有一个内部上拉电阻器，此内部上拉电阻器可每个引脚上有选择性的启用/禁用。
这一特性只适用于GPIO引脚。
PWM引脚上的上拉电阻在复位时并不启用。
其它GPIO引脚上的上拉电阻复位时被启用。
AIO引脚没有内部上拉电阻。
注释：当使用片载VREG时，GPIO19，GPIO34，GPIO35，GPIO36，GPIO37，和GPIO38引脚在加电期间会有毛刺脉冲。
如果这一情况在应用中无法接受的话，可由1.8V电源外部供电。
当使用一个外部1.8V电源时，无需电源排序。
然而，如果I/O引脚的电平移动输出缓冲器中的3.3V晶体管在1.9V晶体管之前加电，输出缓冲器有可能打开，这会在加电期间导致引脚上的毛刺脉冲。
为了避免这一运行状态，给VDD引脚加电应早于对VDDIO引脚供电，或者与之同时，以确保VDD引脚在VDDIO引脚达到0.7V之前达到0.7V。
表2-
2.端子功能
(1) 名称 TRST TCKTMSTDITDOTEST2 端子 PN引脚# PAG引脚# RSH引脚# 10
8 6 请见GPIO38请见GPIO36请见GPIO35请见GPIO37 38 30 27 I/O/Z 说明 JTAG 使用内部下拉电阻器进行JTAG测试复位。
当被驱动为高电平时，TRST使扫描系统获得器件运行的控制权。
如果这个信号未连接或者被驱动至低电平，此器件在功能模式下运转，并且测试复位信号被忽略。
注释：TRST是一个高电平有效测试引I脚并且必须在正常器件运行期间一直保持低电平。
在这个引脚上需要一个外部下拉电阻器。
这个电阻器的值应该基于适用于这个设计的调试器推进源代码的驱动强度。
一个2.2kΩ电阻器一般提供足够的保护。
由于这是应用专用的，建议针对调试器和应用的适当运行对每个目标板进行验证。
(↓) I请见GPIO38。
带有内部上拉电阻器的JTAG测试时钟。
(↑) I请见GPIO36。
带有内部上拉电阻器的JTAG测试模式选择(TMS)。
这个串行控制输入在TCK上升沿上的TAP控制器中计时。
。
(↑) I请见GPIO35。
带有内部上拉电阻器的JTAG测试数据输入(TDI)。
TDI在TCK的上升沿上所选择的寄存器（指令或者数据）内计时。
(↑) O/Z请见GPIO37。
JTAG扫描输出，测试数据输出(TDO)。
所选寄存器（指令或者数据）的内容被从TCK下降沿上的TDO移出。
（8mA驱动） 闪存 I/O测试引脚。
为TI预留。
必须被保持为未连接。
(1)I=输入，O=输出，Z=高阻抗，OD=开漏，↑=上拉，↓=下拉 版权©2009–2012,TexasInstrumentsIncorporated 简介 11 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 名称 XCLKOUT XCLKIN X1X2 XRS ADCINA7ADCINA6COMP3AAIO6ADCINA5ADCINA4COMP2AAIO4ADCINA3ADCINA2COMP1AAIO2 表2-
2.端子功能
(1)(continued) 端子 PN引脚# PAG引脚# RSH引脚# 请见GPIO18 - 请见GPIO19和GPIO38 I/O/Z 说明 时钟 请见GPIO18。
取自SYSCLKOUT的输出时钟。
XCLKOUT或者与SYSCLKOUT的频率一样、或者为其一半，或为其四分之
一。
这由XCLK寄存器O/Z内的引脚1:0(XCLKOUTDIV)控制。
复位时，XCLKOUT=SYSCLKOUT/4。
通过将XCLKOUTDIV设定为
3，XCLKOUT信号可被关闭。
为了使这个信号传播到此引脚，GPIO18的复用控制必须被设定至XCLKOUT。
请见GPIP19和GPIO38。
外部振荡器输入。
针对时钟的引脚源由XCLK寄存器内的XCLKINSEL位控制，GPIO38为缺省选择。
这个引脚馈通一个来外部3.3V振荡器的时钟。
在这个情况下，X1引脚，如果可用的话，必须被接至GND，而且必须通过CLKCTL寄存器内的位14将片载晶体振荡器禁用。
如果使用一个晶振/I谐振器，必须通过CLKCTL寄存器内的位13将XCLKIN路径禁用。
注释：使用GPIO38/TCK/XCLKIN引脚为用于正常器件运行的一个外部时钟供电的引脚也许需要组装有一些钩子以在使用JTAG连接器进行调试期间禁用这个路径。
这是为了防止TCK信号竞争，在JTAG调试会话期间，此信号被激活。
在此次为器件计时期间，零引脚内部振荡器也可被使用。
52 41 36 片载晶体振荡器输入。
为了使用这个振荡器，一个石英晶振或者一个陶瓷电容器必I须被连接在X1和X2。
在这种情况下，XCLKIN路径必须被CLKCTL寄存器内的 位13禁用。
如果这个引脚未使用，它必须被连接至GND。
(I) 51 40 35 O片载晶体振荡器输出。
一个石英晶振或者一个陶瓷电容器必须被连接在X1和 X2。
如果X2未使用，它必须保持未连接状态。
(O) 复位 器件复位（输入）和安全装置复位（输出）。
olo器件有一个内置加电复位 (POR)和欠压复位(BOR)电路。
这样，无需外部电路既可生成一个复位脉冲。
在 一个加电或者欠压情况下，这个引脚由器件驱动为低电平。
POR/BOR块的阀值， 请见Section6.3，电气特性。
当一个安全装置复位发生时，这个引脚也由MCU驱 动为低电平。
安全装置复位期间，在512个OSCCLK周期的安全装置复位持续时
9 7
5 I/O间内，XRS引脚被驱动为低电平。
如果需要的话，一个外部电路也可驱动这个引脚 使一个器件复位生效。
在这个情况下，建议由一个开漏器件驱动这个引脚。
由于 抗扰度原因，一个R-C电路必须被连接至这个引脚。
不论源是什么，一个器件复 位会引起器件终止执行。
程序计数器指向包含在位置03xFFFC0的地址。
当复位 被置成无效时，在程序计数器指定的位置开始执行。
这个引脚的输出缓冲器是一个 有内部上拉电阻器的开漏。
(I/OD) 模数转换器(ADC)，比较器(COMPARATOR)，模拟(ANALOG)I/O 11
9 7 IADC组
A，通道7输入 12 10
8 IADC组
A，通道6输入 I比较器输入3A I/O数字AIO6 13 - - IADC组
A，通道5输入 14 11
9 IADC组
A，通道4输入 I比较器输入2A I/O数字AIO4 15 12 10 IADC组
A，通道3输入 16 13 11 IADC组
A，通道2输入 I比较器输入1A I/O数字AIO2 12 简介 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 名称ADCINA1 ADCINA0 VREFHI ADCINB7ADCINB6COMP3BAIO14ADCINB5ADCINB4COMP2BAIO12ADCINB3ADCINB2COMP1BAIO10ADCINB1ADCINB0VREFLO VDDA VSSA VDDVDDVDDVDDIOVDDIOVSSVSSVSSVSS 端子 PN引脚# 17 PAG引脚# 14 RSH引脚# 12 18 15 13 19 15 13 30 24 21 29 23 20 28 - - 27 22 19 26 21 18 25 20 17 24 19 16 23 18 - 22 17 15 20 16 14 21 17 15
7 5
3 54 43 38 72 59 52 36 29 26 70 57 50
8 6
4 35 28 25 53 42 37 71 58 51 表
2-
2.端子功能
(1)(continued) ZHCS864I–APRIL2009–REVISEDJULY2012 I/O/Z 说明 IADC组
A，通道1输入 ADC组
A，通道0输入 请注意：VREFHI和ADCINA0在64引脚PAG器件上共用同一个引脚并且它们不能I同时使用。
请注意：VREFHI和ADCINA0在56引脚RSH器件上共用同一个引脚并且它们不能同时使用。
ADC外部基准-只在ADC外部基准模式时才被使用。
请见节4.2.1，ADC。
请注意：VREFHI和ADCINA0在64引脚PAG器件上共用同一个引脚并且它们不能I同时使用。
请注意：VREFHI和ADCINA0在56引脚RSH器件上共用同一个引脚并且它们不能同时使用。
IADC组
B，通道7输入 IADC组
B，通道6输入 I比较器输入3B I/O数字AIO14 IADC组
B，通道5输入 IADC组
B，通道4输入 I比较器输入2B I/O数字AIO12 IADC组
B，通道3输入 IADC组
B，通道2输入 I比较器输入1B I/O数字AIO10 IADC组
B，通道1输入 IADC组
B，通道0输入
I 请注意：VREFLO被一直连接至64引脚PAG器件和56引脚RSH器件上的VSSA 上。
CPU和I/O电源 模拟电源引脚。
在此引脚附近连接一个2.2μF电容器（典型值）。
模拟接地引脚。
请注意：VREFLO被一直连接至64引脚PAG器件和56引脚RSH器件上的VSSA上。
CPU和逻辑数字电源引脚-当使用内部VREG时，无需电源。
当使用内部VREG时，将1.2μF（最小值）陶瓷电容器（10%耐受）接地。
可使用更高值的电容器，但是这会影响电源轨斜坡上升时间。
数字I/O和闪存电源引脚-当VREG被启用时，为单电源。
数字接地引脚 版权©2009–2012,TexasInstrumentsIncorporated 简介 13 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 表2-
2.端子功能
(1)(continued) 端子 名称 PN PAGRSH 引脚#引脚#引脚# VREGENZ 73 60 53 GPIO0 69 56 49 EPWM1A - - GPIO1 68 55 48 EPWM1B - COMP1OUT GPIO2 67 54 47 EPWM2A - - GPIO3 66 53 46 EPWM2B SPISOMIA COMP2OUT GPIO4 63 51 45 EPWM3A - - GPIO5 62 50 44 EPWM3B SPISIMOA ECAP1 GPIO6 50 39 34 EPWM4A EPWMSYNCI EPWMSYNCO GPIO7 49 38 33 EPWM4B SCIRXDA - GPIO8 43 35 - EPWM5A - ADCSOCAO I/O/Z 说明
I I/O/Z
O- I/O/ZO OI/O/Z
O I/O/ZOI/OO I/O/ZO I/O/ZOI/OI/O I/O/ZOIO I/O/ZOI I/O/ZO
O 电压稳压器控制信号内部VREG启用/禁用-拉至低电平启用VREG，上拉至高电平禁用VREG GPIO和外设信号
(1)通用输入/输出0增强型PWM1输出A和高分辨率脉宽调制(HRPWM)通道通用输入/输出1增强型PWM1输出B比较器1的直接输出通用输入/输出2增强型PWM2输出A和HRPWM通道通用输入/输出3增强型PWM2输出BSPI-A从器件输出，主器件输入比较器2的直接输出通用输入/输出4增强型PWM3输出A和HRPWM通道通用输入/输出5增强型PWM3输出BSPI-A从器件输入，主器件输出增强型捕捉输入/输出1通用输入/输出6增强型PWM4输出A和HRPWM通道外部ePWM同步脉冲输入外部ePWM同步脉冲输出通用输入/输出7增强型PWM4输出BSCI-A接收数据通用输入/输出8增强型PWM5输出A和HRPWM通道ADC转换启动
A
(1)GPIO功能（用粗斜体显示）在复位时为缺省值。
它们下面列出的外设信号是供替换的功能。
对于有GPIO功能复用的JTAG引脚，到GPIO块的输入路径一直有效。
根据TRST信号的情况，来自GPIO块的输出路径和从一个引脚到JTAG块的路径被启用/禁用。
详细信息请参阅《TMS320x2803xolo系统控制和中断参考指南》（文献编号SPRUGL8）。
14 简介 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 名称 GPIO9EPWM5BLINTXAHRCAP1GPIO10EPWM6AADCSOCBOGPIO11EPWM6BLINRXAHRCAP2GPIO12TZ1SCITXDASPISIMOB GPIO13TZ2SPISOMIBGPIO14TZ3LINTXASPICLKBGPIO15TZ1LINRXASPISTEBGPIO16SPISIMOATZ2GPIO17SPISOMIATZ3 端子 PN引脚# 39 PAG引脚# 31 RSH引脚# - 65 52 - 61 49 - 47 37 32 76 - - 77 - - 75 - - 46 36 31 42 34 30 表
2-
2.端子功能
(1)(continued) ZHCS864I–APRIL2009–REVISEDJULY2012 I/O/Z 说明 I/O/ZOOI I/O/ZO OI/O/Z OIII/O/ZIOI/O I/O/ZI I/O I/O/ZIO I/OI/O/Z III/OI/O/ZI/O II/O/ZI/O
I 通用输入/输出9增强型PWM5输出BLIN发送A高分辨率输入捕捉1通用输入/输出10增强型PWM6输出A和HRPWM通道ADC转换开始B通用输入/输出11增强型PWM6输出BLIN接收A高分辨率输入捕捉2通用输入/输出12触发区输入1SCI-A发送数据SPI-B从器件输入，主器件输出。
请注意：SPI-B只在PN封装内可用。
通用输入/输出13触发区输入2SPI-B从器件输出，主器件输入通用输入/输出14触发区输入3LIN发送SPI-B时钟输入/输出通用输入/输出15触发区输入1LIN接收SPI-B从器件发送使能输入/输出通用输入/输出16SPI-A从器件输入，主器件输出触发区输入2通用输入/输出17SPI-A从器件输出，主器件输入触发区输入
3 版权©2009–2012,TexasInstrumentsIncorporated 简介 15 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 名称 GPIO18SPICLKALINTXAXCLKOUT GPIO19XCLKIN SPISTEALINRXAECAP1GPIO20EQEP1ACOMP1OUTGPIO21EQEP1BCOMP2OUTGPIO22EQEP1SLINTXAGPIO23EQEP1ILINRXAGPIO24 ECAP1 SPISIMOB GPIO25SPISOMIB- 端子PN引脚#41 55 78791480 44 PAG引脚# 33 RSH引脚# 29 44 39 62 55 63 56
1 1
4 2 64 - 请见GPIO5 和GPIO19 - - 表2-
2.端子功能
(1)(continued) I/O/Z 说明 I/O/ZI/OOO/Z I/O/Z I/OI I/OI/O/Z
I OI/O/Z
I OI/O/ZI/O OI/O/ZI/O II/O/Z 通用输入/输出18SPI时钟输入/输出LIN发送取自SYSCLKOUT的输出时钟。
XCLKOUT或者与SYSCLKOUT的频率一样、或者为其一半，或为其四分之
一。
这由XCLK寄存器内的引脚1:0(XCLKOUTDIV)控制。
复位时，XCLKOUT=SYSCLKOUT/4。
通过将XCLKOUTDIV设定为
3，XCLKOUT信号可被关闭。
为了使这个信号传播到此引脚，GPIO18的复用控制必须被设定至XCLKOUT。
通用输入/输出19外部振荡器输入。
从这个引脚到时钟块的路径不是由这个引脚的复用功能选通。
如果这个被用于其它外设功能，应该注意不要启用这个路径用于计时。
SPI-A从器件发送使能输入/输出LIN接收增强型捕捉输入/输出1通用输入/输出20增强型EQP输入A比较器1的直接输出通用输入/输出21增强型EQP输入B比较器2的直接输出通用输入/输出22增强型QEP1闸门LIN发送通用输入/输出23增强型QEP1索引LIN接收通用输入/输出24 I/O增强型捕捉输入/输出
1 I/OI/O/ZI/O SPI-B从器件输入，主器件输出。
请注意：SPI-B只在PN和RSH封装内可用。
通用输入/输出25SPI-B从器件输出，主器件输入- 16 简介 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 名称 GPIO26HRCAP1SPICLKBGPIO27HRCAP2SPISTEBGPIO28SCIRXDASDAATZ2GPIO29SCITXDASCLATZ3GPIO30CANRXAGPIO31CANTXAGPIO32SDAAEPWMSYNCIADCSOCAOGPIO33SCLAEPWMSYNCOADCSOCBOGPIO34COMP2OUTCOMP3OUTGPIO35TDI 端子 PN引脚# 37 PAG引脚# - 31 - 40 32 34 27 33 26 32 25
2 2
3 3 74 61 59 47 RSH引脚# 282423225442 GPIO36TMS 60 48 43 表2-
2.端子功能
(1)(continued) ZHCS864I–APRIL2009–REVISEDJULY2012 I/O/Z 说明 I/O/ZI I/O I/O/ZI I/O I/O/ZI I/ODI I/O/ZO I/ODI I/O/ZI I/O/ZO I/O/ZI/OD IOI/O/ZI/ODOOI/O/ZOO I/O/ZI I/O/ZI 通用输入/输出26高分辨率输入捕捉1SPI-B时钟输入/输出通用输入/输出27高分辨率输入捕捉2SPI-B从器件发送使能输入/输出通用输入/输出28SCI接收数据I2C数据开漏双向端口触发区输入2通用输入/输出29SCI发送数据I2C时钟开漏双向端口触发区输入3通用输入/输出30控制器局域网(CAN)接收通用输入/输出31CAN发送通用输入/输出32I2C数据开漏双向端口增强型PWM外部同步脉冲输入ADC转换开始A通用输入/输出33I2C时钟开漏双向端口增强型PWM外部同步脉冲输入ADC转换开始B通用输入/输出34比较器2的直接输出比较器3的直接输出通用输入/输出35带有内部上拉电阻器的JTAG测试数据输入(TDI)。
TDI在TCK的上升沿上所选择的寄存器（指令或者数据）内计时。
通用输入/输出36带有内部上拉电阻器的JTAG测试模式选择(TMS)。
这个串行控制输入在TCK上升沿上的TAP控制器中计时。
版权©2009–2012,TexasInstrumentsIncorporated 简介 17 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 名称 GPIO37TDO GPIO38TCKXCLKIN GPIO39GPIO40EPWM7AGPIO41EPWM7BGPIO42COMP1OUTGPIO43COMP2OUTGPIO44- 端子 PN引脚# 58 PAG引脚# 46 RSH引脚# 41 57 45 40 56 - - 64 - - 48 - -
5 - -
6 - - 45 - - 表2-
2.端子功能
(1)(continued) I/O/Z 说明 I/O/ZO/ZI/O/Z II I/O/Z I/O/ZO I/O/ZO I/O/ZO I/O/ZO I/O/Z 通用输入/输出37JTAG扫描输出，测试数据输出(TDO)。
所选寄存器（指令或者数据）的内容被从TCK下降沿的TDO移出（8mA驱动）。
通用输入/输出38带有内部上拉电阻器的JTAG测试时钟外部振荡器输入。
从这个引脚到时钟块的路径不是由这个引脚的复用功能选通。
如果这个被用于其它功能，应该注意不要为计时启用这个路径。
通用输入/输出39通用输入/输出40增强型PWM7输出A和HRPWM通道通用输入/输出41增强型PWM7输出B通用输入/输出42比较器1的直接输出通用输入/输出43比较器2的直接输出通用输入/输出44- 18 功能概述 版权©2009–2012,TexasInstrumentsIncorporated 3功能概述 3.1方框图 M0SARAM1Kx16 (0-wait)M1 SARAM1Kx16(0-wait) Boot-ROM8Kx16(0-wait) MemoryBus SARAM4K/6K/8Kx16(CLAOnlyon28033and28035) (0-wait)Secure TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 OTP1Kx16Secure CodeSecurityModule FLASH16K/32K/64Kx16 Secure PSWD OTP/FlashWrapper CLA GPIOMUX AIOMUX COMP1OUTCOMP2OUTCOMP3OUT COMP1ACOMP1BCOMP2ACOMP2BCOMP3ACOMP3B COMP A7:0B7:
0 ADC 32-bitperipheralbus(essible)CLABus MemoryBus C28x32-bitCPU TCKTDITMSTDO TRST GPIOMux PIE CPUTimer0CPUTimer1CPUTimer2 OSC1,OSC2, Ext,PLL,LPM,WD MemoryBus 3ExternalInterrupts XCLKINX1X2 LPMWakeupXRS POR/BOR VREG 16-bitPeripheralBus 32-bitPeripheralBus(CLAessible) 32-BitPeripheralBus SCI(4LFIFO) SPI(4LFIFO) I2C(4LFIFO) ePWMHRPWM LINeCAP eQEP eCAN (32-mailbox) HRCAP SCITXDxSCIRXDxSPISIMOxSPISOMIxSPICLKxSPISTEx SDAxSCLxTZxEPWMxAEPWMxBEPWMSYNCIEPWMSYNCOLINARXLINATXECAPxEQEPxAEQEPxBEQEPxIEQEPxSCANRXxCANTXxHRCAPx FromCOMP1OUT,COMP2OUT,COMP3OUT GPIOMUX
A.由于引脚复用，所有外设引脚不能同时使用。
图3-
1.功能方框图 版权©2009–2012,TexasInstrumentsIncorporated 功能概述 19 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.2内存映射 从图3-2到图3-
5，以下规则适用：•内存块不可升级。
•外设帧
0，外设帧
1，外设帧
2，和外设帧3内存映射只限于数据内存。
一个用户程序不能访问这些处 于程序空间内的内存映射。
•受保护意味着写后读操作的顺序被保存，而不是流水线顺序。
•特定内存区域受EALLOW保护以防止配置之后的假写入。
•位置0x3D7C80-0x3D7CC0包含内部振荡器和ADC校准例程。
这些位置不可由用户设计。
20 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 0x0000000x0000400x0004000x0008000x000D00 0x000E000x0014000x0014800x0015000x0015800x0020000x006000 0x006400 0x006A00 0x007000 0x008000 0x008800 0x008C00 0x009000 0x00A0000x3D78000x3D7C000x3D7C800x3D7CC00x3D7CE00x3D7E80 DataSpace ProgSpace M0VectorRAM(EnabledifVMAP=0) M0SARAM(1Kx16,0-Wait) M1SARAM(1Kx16,0-Wait) PeripheralFrame0 PIEVector-RAM(256x16)(EnabledifVMAP=
1,ENPIE=1) PeripheralFrame0 CLARegisters CLA-to-CPUMessageRAM CPU-to-CLAMessageRAM PeripheralFrame0 Reserved Reserved PeripheralFrame1(1Kx16,Protected) PeripheralFrame3(1.5Kx16,Protected) PeripheralFrame1(1.5Kx16,Protected) Reserved PeripheralFrame2(4Kx16,Protected) L0SARAM(2Kx16)(0-Wait,SecureZone+ECSL,Dual-Mapped) L1DPSARAM(1Kx16)(0-Wait,SecureZone+ECSL,CLADataRAM0) L2DPSARAM(1Kx16)(0-Wait,SecureZone+ECSL,CLADataRAM1) L3DPSARAM(4Kx16)(0-Wait,SecureZone+ECSL,CLAProgRAM) ReservedUserOTP(1Kx16,SecureZone+ECSL) Reserved CalibrationData Get_modefunction Reserved PARTID 0x3D7EB0 CalibrationDataReserved 0x3E8000 0x3F7FF80x3F8000 0x3F88000x3FE0000x3FFFC0 FLASH(64Kx16,8Sectors,SecureZone+ECSL) 128-BitPasswordL0SARAM(2Kx16)(0-Wait,SecureZone+ECSL,Dual-Mapped) ReservedBootROM(8Kx16,0-Wait) Vector(32Vectors,EnabledifVMAP=1)
A.CLA专用寄存器和RAM只适用于28035器件。
B.内存位置0x3D7E80-0x3D7EAF被保留在TMX芯片内。
图3-2.28034/28035内存映射 版权©2009–2012,TexasInstrumentsIncorporated 功能概述 21 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 0x0000000x0000400x0004000x0008000x000D00 0x000E000x0014000x0014800x0015000x0015800x0020000x006000 0x006400 0x006A00 0x007000 0x008000 0x008800 0x008C00 0x009000 0x00A0000x3D78000x3D7C000x3D7C800x3D7CC00x3D7CE00x3D7E80 DataSpace ProgSpace M0VectorRAM(EnabledifVMAP=0)M0SARAM(1Kx16,0-Wait)M1SARAM(1Kx16,0-Wait) PeripheralFrame0 PIEVector-RAM(256x16)(EnabledifVMAP=
1,ENPIE=1) PeripheralFrame0 Reserved CLARegistersCLA-to-CPUMessageRAMCPU-to-CLAMessageRAM PeripheralFrame0 Reserved PeripheralFrame1(1Kx16,Protected) PeripheralFrame3(1.5Kx16,Protected) PeripheralFrame1(1.5Kx16,Protected) Reserved PeripheralFrame2(4Kx16,Protected) L0SARAM(2Kx16)(0-Wait,SecureZone+ECSL,Dual-Mapped) L1DPSARAM(1Kx16)(0-Wait,SecureZone+ECSL,CLADataRAM0) L2DPSARAM(1Kx16)(0-Wait,SecureZone+ECSL,CLADataRAM1) L3DPSARAM(4Kx16)(0-Wait,SecureZone+ECSL,CLAProgRAM) Reserved UserOTP(1Kx16,SecureZone+ECSL)Reserved CalibrationData Get_modefunction Reserved PARTID 0x3D7EB0 CalibrationDataReserved 0x3F0000 0x3F7FF80x3F8000 0x3F88000x3FE0000x3FFFC0 FLASH(32Kx16,8Sectors,SecureZone+ECSL) 128-BitPasswordL0SARAM(2Kx16)(0-Wait,SecureZone+ECSL,Dual-Mapped) Reserved BootROM(8Kx16,0-Wait)Vector(32Vectors,EnabledifVMAP=1)
A.CLA专用寄存器和RAM只适用于28033器件。
B.内存位置0x3D7E80-0x3D7EAF被保留在TMX芯片内。
图3-3.28032/28033内存映射 22 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 0x0000000x0000400x0004000x0008000x000D00 DataSpace ProgSpace M0VectorRAM(EnabledifVMAP=0)M0SARAM(1Kx16,0-Wait)M1SARAM(1Kx16,0-Wait) PeripheralFrame0 PIEVector-RAM(256x16)(EnabledifVMAP=
1,ENPIE=1) Reserved 0x000E000x0020000x006000 0x006400 0x006A00 0x007000 0x008000 0x008800 0x008C00 0x009000 0x0098000x3D78000x3D7C000x3D7C800x3D7CC00x3D7CE00x3D7E80 PeripheralFrame0 Reserved PeripheralFrame1(1Kx16,Protected) PeripheralFrame3(1.5Kx16,Protected) PeripheralFrame1(1.5Kx16,Protected) Reserved PeripheralFrame2(4Kx16,Protected) L0SARAM(2Kx16)(0-Wait,SecureZone+ECSL,Dual-Mapped) L1DPSARAM(1Kx16)(0-Wait,SecureZone+ECSL,CLADataRAM0) L2DPSARAM(1Kx16)(0-Wait,SecureZone+ECSL,CLADataRAM1) L3DPSARAM(2Kx16)(0-Wait,SecureZone+ECSL,CLAProgRAM) Reserved UserOTP(1Kx16,SecureZone+ECSL)Reserved CalibrationData Get_modefunction Reserved PARTID 0x3D7EB0 CalibrationDataReserved 0x3F0000 0x3F7FF80x3F8000 0x3F88000x3FE0000x3FFFC0 FLASH(32Kx16,8Sectors,SecureZone+ECSL) 128-BitPasswordL0SARAM(2Kx16)(0-Wait,SecureZone+ECSL,Dual-Mapped) ReservedBootROM(8Kx16,0-Wait) Vector(32Vectors,EnabledifVMAP=1)
A.内存位置0x3D7E80-0x3D7EAF被保留在TMX芯片内。
图3-4.28031内存映射 版权©2009–2012,TexasInstrumentsIncorporated 功能概述 23 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 0x0000000x0000400x0004000x0008000x000D00 DataSpace ProgSpace M0VectorRAM(EnabledifVMAP=0)M0SARAM(1Kx16,0-Wait)M1SARAM(1Kx16,0-Wait) PeripheralFrame0 PIEVector-RAM(256x16)(EnabledifVMAP=
1,ENPIE=1) Reserved 0x000E000x0020000x006000 0x006400 0x006A00 0x007000 0x008000 0x008800 0x008C00 0x009000 0x00A0000x3D78000x3D7C000x3D7C800x3D7CC00x3D7CE00x3D7E80 PeripheralFrame0 Reserved PeripheralFrame1(1Kx16,Protected) PeripheralFrame3(1.5Kx16,Protected) PeripheralFrame1(1.5Kx16,Protected) Reserved PeripheralFrame2(4Kx16,Protected) L0SARAM(2Kx16)(0-Wait,SecureZone+ECSL,Dual-Mapped) L1DPSARAM(1Kx16)(0-Wait,SecureZone+ECSL,CLADataRAM0) L2DPSARAM(1Kx16)(0-Wait,SecureZone+ECSL,CLADataRAM1) Reserved ReservedUserOTP(1Kx16,SecureZone+ECSL) ReservedCalibrationDataGet_modefunction ReservedPARTID 0x3D7EB0 CalibrationDataReserved 0x3F4000 0x3F7FF80x3F8000 0x3F88000x3FE0000x3FFFC0 FLASH(16Kx16,4Sectors,SecureZone+ECSL) 128-BitPasswordL0SARAM(2Kx16)(0-Wait,SecureZone+ECSL,Dual-Mapped) ReservedBootROM(8Kx16,0-Wait) Vector(32Vectors,EnabledifVMAP=1)
A.内存位置0x3D7E80-0x3D7EAF被保留在TMX芯片内。
图3-5.28030内存映射 24 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 表3-
1.F28034/28035中闪存扇区的地址 地址范围0x3E8000-0x3E9FFF0x3EA000-0x3EBFFF0x3EC000-0x3EDFFF0x3EE000-0x3EFFFF0x3F0000-0x3F1FFF0x3F2000-0x3F3FFF0x3F4000-0x3F5FFF0x3F6000-0x3F7F7F 0x3F7F80-0x3F7FF5 0x3F7FF6-0x3F7FF7 0x3F7FF8-0x3F7FFF 程序和数据空间扇区H(8Kx16)扇区G(8Kx16)扇区F(8Kx16)扇区E(8Kx16)扇区D(8Kx16)扇区C(8Kx16)扇区B(8Kx16)扇区A(8Kx16) 当使用代码安全模块时，编程至0x0000 引导至闪存进入点（程序分支指令）安全密码（128位）（不要设定为全零） 表3-
2.F28031/28032/28033中闪存扇区的地址 地址范围0x3F0000-0x3F0FFF0x3F1000-0x3F1FFF0x3F2000-0x3F2FFF0x3F3000-0x3F3FFF0x3F4000-0x3F4FFF0x3F5000-0x3F5FFF0x3F6000-0x3F6FFF0x3F7000-0x3F7F7F 0x3F7F80-0x3F7FF5 0x3F7FF6-0x3F7FF7 0x3F7FF8-0x3F7FFF 程序和数据空间扇区H(4Kx16)扇区G(4Kx16)扇区F(4Kx16)扇区E(4Kx16)扇区D(4Kx16)扇区C(4Kx16)扇区B(4Kx16)扇区A(4Kx16) 当使用代码安全模块时，编程至0x0000。
引导至闪存进入点（程序分支指令）安全密码（128位）（不要设定为全零） 表3-
3.F28030中闪存扇区的地址 地址范围0x3F4000-0x3F4FFF0x3F5000-0x3F5FFF0x3F6000-0x3F6FFF0x3F7000-0x3F7F7F0x3F7F80-0x3F7FF5 0x3F7FF6-0x3F7FF7 0x3F7FF8-0x3F7FFF 程序和数据空间 扇区D(4Kx16)扇区C(4Kx16)扇区B(4Kx16)扇区A(4Kx16) 当使用代码安全模块时，编程至0x0000。
引导至闪存进入点（程序分支指令） 安全密码（128位）（不要设定为全零） 版权©2009–2012,TexasInstrumentsIncorporated 功能概述 25 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 注 •当代码安全密码被编辑时，0x3F7F80到0x3F7FF5间的所有地址不能被用作程序代码或者数据。
这些位置必须被设定为0x0000。
•如果代码安全特性未被使用，地址0x3F7F80至0x3F7FEF可被用于代码或者数据。
地址0x3F7FF0-0x3F7FF5为数据保留且不能包含程序代码。
表3-4显示如何处理这些内存地址。
地址 0x3F7F80-0x3F7FEF0x3F7FF0-0x3F7FF5 表3-
4.使用安全代码模块的影响 代码安全被启用用0x0000填充 闪存代码安全被禁用 应用代码和数据只为数据保留。
外设帧
1，外设帧
2，以及外设帧3被编成一组以使这些块成为受保护的写入/读取外设块。
受保护模式确保所有到这些块的访问如文档中所描述的一样。
由于此管道，在对不同内存位置读取之前的写入操作将出现在CPU内存总线上相反的顺序。
这会导致特定外设应用中的问题，在此类应用中，用户认为写入会首先发生（如文档所描述的那样）。
CPU支持一个块保护模式，在这个模式中，可对一个内存区域进行保护，这样操作按照本文档所描述的那样发生（代价是额外的周期被添加以校正运行）。
可对这个模式进行编程，并且缺省情况下，它会保护所选的区域。
针对内存映射区域内不同空间的等待状态列在表3-5中。
区域(AREA)M0和M1SARAM 外设帧0外设帧
1 外设帧
2 外设帧
3 L0SARAML1SARAML2SARAML3SARAM OTP 闪存 闪存密码引导-ROM 表3-
5.等待状态 等待状态(CPU)0-等待0-等待 0-等待（写入）2-等待（读取） 0-等待（写入）2-写入（读取）0-等待（写入）2-等待（读取）0-等待数据和程序0-等待数据和程序0-等待数据和程序0-等待数据和程序 可编程1-等待最小 可编程0-页式等待最小值1-随机等待最小值随机等待≥页式等待 160-等待 固定的 注释 周期可由已生成的外设扩展。
到外设帧1寄存器的背靠背写入操作将生成一个1周期停止（1周期延迟）。
固定的周期不可由外设扩展。
假定CPU和CLA间无冲突。
周期可由已生成的外设扩展。
假定没有CPU冲突假定没有CPU冲突假定没有CPU冲突假定没有CPU冲突由闪存寄存器设定。
1-等待是等待状态所允许的最小数。
由闪存寄存器设定。
密码位置的等待状态是固定的。
26 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.3简要说明 3.3.1CPU 2803x(C28x)系列是TMS320C2000™微控制器(MCU)平台的产品成员。
基于C28x的控制器具有与现有C28xMCU一样的32位定点架构。
它是一个高效的C/C++引擎，使得用户不仅能够用高级语言开发他们的控制系统，还能够使用C/C++开发算术算法。
此器件在处理MCU算术任务时与处理系统控制任务时同样有效，而系统控制任务通常由微控制器器件处理。
这样的效率在很多系统中省却了对第二个处理器的需要。
32x32位MAC64位处理能力使得控制器能够有效地处理更高的数字分辨率问题。
添加了带有关键寄存器自动环境保存的快速中断响应，使得一个器件能够用最小的延迟处理很多异步事件。
此器件有一个具有流水线式存储器访问的8级深受保护管道。
这个流水线式操作使得此器件能够在高速执行而无需求助于昂贵的高速存储器。
特别分支超前硬件大大减少了条件不连续而带来的延迟。
特殊存储条件操作进一步提升了性能。
3.3.2控制律加速器(CLA) C28x控制律加速器是一款单精度（32位）浮点单元，此单元通过添加并行处理能力扩展了C28xCPU的处理能力。
CLA是一款独立的处理器，此处理器具有其自己的总线结构、取指令机制、和管道。
可指定8个独立的CLA任务、或者例程。
每个任务由软件或者诸如ADC，一个ePWM，eCAP，或者CPU定时器0启动。
CLA每次完整执行一个任务。
当一个任务完成时，主CPU被告知一个到PIE的中断，而CLA自动开始下一个高优先级待处理的任务。
CLA能够直接访问ADC结果寄存器和ePWM+HRPWM寄存器。
专用消息RAM提供了一个在主CPU和CLA之间传递附加数据的方法。
3.3.3内存总线（哈弗总线架构） 与很对MCU类型器件一样，多总线被用于在内存和外设以及CPU之间移动数据。
此内存总线架构包含一个程序读取总线、数据读取总线、和数据写入总线。
此程序读取总线由22条地址线路和32条数据线路组成。
数据读取和写入总线由32条地址线路和32条数据线路组成。
32位宽数据总线可实现单周期32位运行。
多总线结构，通常称为哈弗总线，使得C28x能够在一个单周期内取一个指令、读取一个数据值和写入一个数据值。
所有连接在内存总线上的外设和内存优先内存访问。
总的来说，内存总线访问的优先级可概括如下： 最高级：最低级： 数据写入程序写入数据读取程序读取取指令 （内存总线上不能同时进行数据和程序写入。
）（内存总线上不能同时进行数据和程序写入。
） （内存总线上不能同时进行程序读取和取指令。
）（内存总线上不能同时进行程序读取和取指令。
） 版权©2009–2012,TexasInstrumentsIncorporated 功能概述 27 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.3.4外设总线 为了在多种德州仪器(TI)MCU器件系列间实现外设迁移，此器件采用一个针对外设互连的外设总线标准。
外设总线桥复用了多种总线，此总线将处理器内存总线组装进一个由16条地址线路和16或者32条数据线和相关控制信号组成的单总线中。
支持外设总线的三个版本。
一个版本只支持16位访问（被称为外设帧2）。
另外版本支持16位和32位访问（被称为外设帧1）。
第三版本支持CLA访问和16位以及32位访问（被称为外设帧3）。
3.3.5实时JTAG和分析 此器件执行标准IEEE1149.1JTAG
(1)接口用于基于电路内的调试。
此外，此器件支持实时模式运行，此运行模式可在处理器正在运行和执行代码且处理中断的同时允许修改内存内容、外设、和寄存器位置。
用户也可以通过非时间关键代码进行单步操作，同时可在没有干扰的情况下启用将被处理的时间关键中断。
此器件在CPU的硬件内执行实时模式。
这是28x系列器件所特有的特性，无需软件监控。
此外，还提供了特别分析硬件以实现硬件断电或者数据/地址观察点的设置并当一个匹配发生时生成不同的用户可选中断事件。
这些器件不支持边界扫描；然而，如果将下面的因素考虑在内的话，也可提供IDCODE和BYPASS（旁路）特性。
缺省情况下不支持IDCODE。
用户需要搜索JTAG的SHIFTIR和SHIFTDR状态序列来获得IDCODE。
对于BYPASS指令，第一个被移位的DR值应该为
1。
3.3.6闪存 F28035/34器件包含64Kx16的嵌入式闪存存储器，被分别放置在8个8Kx16扇区内。
F28033/32/31器件包含32Kx16的嵌入式闪存存储器，被分别放置在8个4Kx16扇区内。
F28030器件包含16Kx16的嵌入式闪存存储器，被分别放置在4个4Kx16扇区内。
所有器件还包含一个单1Kx16OTP内存，其地址范围为0x3D7800-0x3D7BFF。
用户能够在不改变其它扇区的同时单独擦除、编辑、和验证一个闪存扇区。
然而，不能使用闪存的一个扇区或者这个OTP来执行擦除/编辑其它扇区的闪存算法。
提供了特殊内存流水线操作以使闪存模块实现更高性能。
闪存/OTP被映射到程序和数据空间；因此，它可被用于执行代码或者存储数据信息。
地址0x3F7FF0-0x3F7FF5为数据变量保留且不能包含程序代码。
注闪存和OTP写入状态可由应用配置。
这使得运行在较低频率上的应用能够将闪存配置为使用较少的等待状态。
可通过在闪存选项寄存器中启用闪存流水线操作模式来提升闪存的效能。
这个模式被启用时，线性代码执行的效能将远远快于只由等待状态配置所表示的原始性能。
使用闪存管道模式的准确性能增加依应用而定。
与闪存选项、闪存等待状态、和OTP等待状态寄存器相关的更多信息，请见TMS320x2803xolo系统控制和中断参考指南》（文献编号SPRUGL8）。
3.3.7M0，M1SARAM 所有器件包含这两块单周期访问内存，每一个的大小为1Kx16。
复位时，堆栈指针指向块M1的开始位置。
M0和M1块，与所有其它C28x器件上的内存块一样，被映射到程序和数据空间。
因此，用户能够使用M0和M1来执行代码或者用于数据变量。
分区在连接器内执行。
C28x器件提供了一个到编程器的统一内存映射。
这使得用高级语言编程变得更加容易。
3.3.8L0SARAM，和L1，L2，和L3DPSARAM 器件含有最多多达8Kx16的单一访问RAM。
为了确定一个指定器件的准确大小，请见节3.2中的器件专用内存映射图表。
这个块被映射到程序和数据空间。
块0的大小为2K并且双映射至程序和数据空间。
块L1和L2大小均为1K并且与CLA共用，CLA可利用这些块用于其数据空间。
块L3大小为4K（在28031器件上为2K）并且与CLA共用，CLA可利用这个块用于其程序空间。
DPSARAM是指这些块的双端口配置。
(1)IEEE标准1149.1-1990标准测试端口和边界扫面架构 28 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.3.9引导ROM 引导ROM由厂家使用引导载入软件进行设定。
提供的引导模式信号告诉引导加载软件在加电时使用哪种引导模式。
用户能够选择正常引导或者从外部连接下载新软件或者选择在内部闪存/ROM中编辑的引导软件。
引导ROM还包含用于数学相关算法中的标准表，例如SIN/COS波形。
模式 3210EMU GPIO37/TDO 1100x 表3-
6.引导模式选择 GPIO34/COMP2OUT/COMP3OUT1010x TRST 00001 模式 取模式(GetMode)等待（说明请见节3.3.10）SCI并行IO仿真引导 3.3.9.1仿真引导 当仿真器被连接时，GPIO37/TDO引脚不能被用于引导模式选择。
在这种情况下，引导ROM检测一个被连接的仿真器并使用PIE矢量表中两个被保留的SARAM位置内的内容来确定引导模式。
如果两个位置内的内容均无效，那么使用等待引导选项。
可在仿真引导中访问所有引导模式选项。
3.3.9.2GetMode GetMode的缺省运行状态选项为引导至闪存。
通过在OTP中设定两个位置，这个运行状态能够被改变为其它的引导选项。
如果两个OTP位置的内容均为无效，那么引导至闪存。
可指定下列加载器中的一个：SCI，SPI，I2C，CAN，或者OTP。
版权©2009–2012,TexasInstrumentsIncorporated 功能概述 29 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.3.9.3引导加载器使用的外设引脚 表3-7显示了每一个外设引导加载器所使用的GPIO引脚。
参考GPIO复用表以检查您是否希望将这些与任一外设的冲突使用到您的应用中。
SCI并行引导 引导加载器 SPI IC2CAN 表3-
7.外设引导加载引脚 SCIRXDA(GPIO28)SCITXDA(GPIO29) 数据(GPIO31，30,5:0)28x控制(AIO6)主机控制(AIO12) SPISIMOA(GPIO16)SPISOMIA(GPIO17)SPICLKA(GPIO18)SPISTEA(GPIO19) SDAA(GPIO32)SCLA(GPIO33) CANRXA(GPIO30)CANTXA(GPIO31) 外设加载器引脚 3.3.10安全性 此器件支持高级安全性以保护用户固件不受反向工程的损坏。
这个安全性特有一个128位密码（针对16个等待状态的硬编码），此密码由用户编辑入闪存。
一个代码安全模块(CSM)用于保护闪存/OTP和L0/L1SARAM块。
这个安全特性防止未经授权的用户通过JTAG端口检查内存内容，从外部内存执行代码或者试图引导加载一些将会输出安全内存内容的恶意软件。
为了启用到安全块的访问，用户必须写入与存储在闪存密码位置内的值相匹配的正确的128位KEY（密钥）值。
除了CSM，仿真代码安全逻辑电路(ECSL)也已经被实现来防止未经授权的用户安全代码。
在仿真器连接时，任何对于闪存、用户OTP、或者L0内存的代码或者数据访问将生成ECSL错误并断开仿真连接。
为了实现安全代码仿真，同时保持CSM安全内存读取，用户必须向KEY寄存器的低64位写入正确的值，这个值与存储在闪存密码位置的低64位的值相符合。
请注意仍须执行闪存内所有128位密码的假读取。
如果密码位置的低64位为全1（未被编辑），那么无须符合KEY值。
当使用闪存内被编辑的密码位置（即，安全的）进行最初调试时，CPU将开始运行并可执行一个指令来访问一个受保护的ECSL区域。
如果这一情况发生，ECSL将发生错误并使仿真器连接被断开。
30 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 这个解决方案是为了使用等待引导选项。
这将进入一个软件断点周围的环路以在触发安全错误的情况下实现仿真器连接。
olo器件不支持一个硬件复位等待模式。
注 •当代码安全密码被编辑时，0x3F7F80到0x3F7FF5间的所有地址不能被用作程序代码或者数据。
这些位置必须被设定为0x0000。
•如果代码安全特性未被使用，地址0x3F7F80至0x3F7FEF可被用于代码或者数据。
地址0x3F7FF0-0x3F7FF5为数据保留且不能包含程序代码。
128位密码（位于0x3F7FF8-0x3F7FFF）必须被设定为全
0。
这样做的话将永久锁住此器件。
代码安全模块免责声明 Disclaimer 这个器件所包含的代码安全模块(CSM)被设计用于对存储在相关内存（ROM或者闪存）中的数据进行密码保护并且由德州仪器(TI)提供质量保证，与其标准条款和条件相一致，符合TI发布的规范以获得适用于这个器件的保修期。
但是，TI不保证或表示CSM不会被危害或破坏，或不能通过其它方法存取关联的存储器中存储的数据。
而且，除了上述内容外，TI也未对本器件的CSM或操作做任何保证或表示，包括任何隐含的用于特定用途的商用性或适用性保证。
在任何情况下，TI对以任何方法使用CSM或本器件产生的任何必然、特殊、间接、偶然或严重伤害不负任何责任，无论TI是否被告知存在这种伤害的可能性。
排除的损害包括但不限于数据丢失、信誉损失、无法使用、业务中断或其它经济损失。
3.3.11外设中断扩展(PIE)块 PIE块将许多中断源复用至中断输入的较小的集合中。
PIE块能够支持多达96个外设中断。
在F2803x上，外设使用96可能中断中的54个。
96个中断被分成8组，每组被提供12个CPU中断线（INT1或者INT12）中的1个。
96个中断中的每一个中断由其存储在一个可被用户写覆盖的专用RAM块中的矢量支持。
在处理这个中断时，这个矢量由CPU自动抽取。
抽取这个矢量以及保存关键CPU寄存器将花费8个CPU时钟周期。
因此CPU能够对中断事件作出快速响应。
可以通过硬件和软件控制中断的优先级。
每个中断都可以在PIE块内启用/禁用。
版权©2009–2012,TexasInstrumentsIncorporated 功能概述 31 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.3.12外部中断(XINT1-XINT3) 此器件支持3个被屏蔽的外部中断(XINT1-XINT3)。
每一个中断可被选择成负边沿、正边沿、或者二者触发并能够被启用/禁用。
这些中断还包含一个16位自由运行的上数计数器，当检测到一个有效的中断边沿时，该计数器复位为
0。
这个计数器可被用于为中断精确计时。
没有用于外部引脚的专用引脚。
XINT1，XINT2，和XINT3中断可接受来自GPIO0-GPIO3引脚的输入。
3.3.13内部零引脚振荡器、振荡器、和PLL 此器件可由两个内部零引脚振荡器、一个外部振荡器、或者一个连接至片载振荡器电路的晶振中的任一个计时。
一个提供的PLL支持高达12个输入时钟缩放比。
PLL比率可用软件中在器件运行时更改，这使得用户在需要低功耗运行时能够按比例降低运行频率。
时序细节，请参考Section6，电气规范。
PLL块可被设定为旁路模式。
3.3.14安全装置 每个器件包含两个安全装置：CPU安全装置监控内核，而NMI安全装置是一个丢失时钟检测电路。
用户软件必须在特定的期限内定期复位CPU安全装置计数器；否则，CPU安全装置将生产一个到处理器的复位。
如果需要，可将CPU安全装置禁用。
只有在发生一个时钟故障的情况下，NMI安全装置才起作用并可生成一个中断或者一个器件复位。
3.3.15外设时钟 在外设闲置时，到每一个独立外设的时钟可被启用/禁用以减少功耗。
此外，到串行端口（除了I2C）的系统时钟可按照CPU时钟进行缩放。
3.3.16低功耗模式 此器件是完全静态CMOS器件。
提供三个低功耗模式： IDLE（闲置）： 将CPU置于低功耗模式。
可有选择性地关闭外设时钟并且只有那些在IDLE期间需要运行的外设保持运行状态。
来自激活外设或者安全装置定时器的已启用的中断将把处理器从IDLE模式中唤醒。
STANDBY关闭到CPU和外设的时钟。
在这个模式下，振荡器和PLL仍然运行。
一个外部中断（待机）：事件将唤醒处理器和外设。
在检测到中断事件之后的下一个有效周期上，执行开始。
HALT（暂停）： 基本上，这个模式关断器件并将器件置于尽可能低的功耗模式中。
如果内部零引脚振荡器被用作时钟源，缺省情况下，HALT模式将它们关闭。
为了防止这些振荡器被关闭，可使用CLKCTL寄存器内的INTOSCnHALTI位。
这样，零引脚振荡器可在这个模式下中被用于为CPU安全装置计时。
如果片载晶体振荡器被用作时钟源，在这个模式中，它将被关闭。
一个复位或者一个外部信号（通过一个GPIO引脚）或者CPU安全装置能够将器件从这个模式唤醒。
在试图将器件置于HALT或者STANDBY模式前，CPU时钟(OSCCLK)和WDCLK应来自同一个时钟源。
32 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.3.17外设帧0，1，2，3(PFn) 此器件将外设分成四个部分。
外设映射如下： PF0PIE：： 闪存：定时器：CSM：ADC：CLAPF1GPIO：：eCAN：LIN:eCAP：eQEP:HRCAP：PF2SYS：：SCI：SPI：ADC：IC2：XINT：PF3ePWM：：HRPWM:比较器： PIE中断启用和控制寄存器加上PIE矢量表 闪存写入状态寄存器CPU-定时器0，1，2寄存器代码安全模块KEY寄存器ADC结果寄存器控制律加速器寄存器和消息RAMGPIO复用配置和控制寄存器 增强型控制局域网配置和控制寄存器本地互联网络配置和控制寄存器增强型捕捉模块和寄存器增强型正交解码器脉冲模块和寄存器高分辨率捕捉模块和寄存器系统控制寄存器 串行通信接口(SCI)控制和RX/TX寄存器串行端口接口(SPI)和RX/TX寄存器ADC状态、控制、和配置寄存器集成电路间模块和寄存器外部中断寄存器增强型脉冲宽度调制器模块和寄存器 高分辨率脉宽调制器寄存器比较器模块： 3.3.18通用输入/输出(GPIO)复用器 大多数的外设信号与通用输入/输出(GPIO)信号复用。
这使得用户能够在外设信号或者功能不使用时将一个引脚用作GPIO。
复位时，GPIO引脚被配置为输入。
针对GPIO模式或者外设信号模式，用户能够独立设定每一个引脚。
对于特定的输入，用户也可以选择输入限定周期的数量。
这是为了过滤掉有害的噪音毛刺脉冲。
GPIO信号也可被用于使器件脱离特定低功耗模式。
版权©2009–2012,TexasInstrumentsIncorporated 功能概述 33 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.3.1932位CPU定时器(0，1，2) CPU定时器0，
1，和2是完全一样的32位定时器，这些定时器带有可预先设定的周期和16位时钟预分频。
此定时器有一个32位倒计数寄存器，此寄存器在计数器达到0时生成一个中断。
这个计数器的减量为被预分频值设置所分频的CPU时钟速度的值。
当此计数器达到0时，它自动重新载入一个32位的周期值。
CPU定时器0为通用定时器并被连接至PIE块。
CPU定时器1为通用定时器并被连接至CPU的INT13。
CPU定时器2为DSP/BIOS保留。
它被连接至CPU的INT14。
如果DSP/BIOS未被使用，CPU定时器2也可称为通用定时器。
CPU定时器2可由下列任一器件计时：•SYSCLKOUT（默认）•内部零引脚振荡器1(INTOSC1)•内部零引脚振荡器2(INTOSC2)•外部时钟源 3.3.20控制外设 此器件支持下列用于嵌入式控制和通信的外设： ePWM： eCAP：eQEP：ADC：比较器：HRCAP： 增强型PWM外设支持针对前缘/后缘边沿、被锁存的/逐周期机制的独立的/互补的PWM生成，可调节死区生成。
一些PWM引脚支持HRPWM高分辨率占空比和周期特性。
2803x器件上的类型1模块也支持增加的死区分辨率、增强型片上系统(SOC)和中断生成、和包括基于比较器输出的触发功能的高级触发。
这个增强型捕捉外设使用一个32位时基并在连续/单次捕捉模式中记录多达四个可编程事件。
这个外设也被可被配置为生成一个辅助PWN信号。
增强型QEP外设使用一个32位位置计数器，使用捕捉单元和一个32位单元定时器分别支持低速测量和高速测量。
这个外设有一个安全装置定时器来检测电机停转和输入错误检测逻辑电路来识别QEP信号中的同步边沿转换。
ADC块是一个12位转换器。
根据器件的不同，它有多达16个单端通道输出引脚。
它包含两个用于同步采样的采样保持单元。
每个比较器块由一个模拟比较器连同一个为比较器的一个输入供电的内部10位基准组成。
这个高分辨率捕捉外设通过一个为HCCAPCLK计时的16位计数器运行在正常捕捉模式或者通过采用与一个TI提供的校准库协同工作的内置校准逻辑运行在高分辨率捕捉模式下。
34 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.3.21串行端口外设 此器件支持下列的串行通信外设： SPI： SCI：I2C： eCAN：LIN: SPI是一个高速、同步串行I/O端口，此端口可在设定的位传输速率上将一个设定长度（1至16位）的串行比特流被移入和移出器件。
通常，SPI用于MCU和外部外设或者其它处理器之间的通信。
典型应用包括外部I/O或者从诸如移位寄存器、显示驱动器、和ADC等器件的外设扩展。
多器件通信由SPI主控/受控操作支持。
SPI包含一个用于减少中断处理开销的4级接收和发送FIFO。
串行通信接口是一个两线制异步串行端口，通常被称为UART。
SCI包含一个用于减少中断处理开销的4级接收和发送FIFO。
内部集成电路(I2C)模块提供一个MCU和其它器件（符合飞利浦半导体内部IC总线(I2C-bus)规范版本2.1并由一个I2C-bus相连）间的接口。
通过这个I2C模块，连接在这个两线制总线上的外部组件能够发送高达8位数据到MCU，或者从MCU接收高达8位数据。
I2C包含一个用于减少中断处理开销的4级接收和发送FIFO。
这是CAN外设的增强型版本。
它支持32个邮箱、消息时间戳、并与CAN2.0B兼容。
LIN1.3或者2.0兼容外设可被配置为额外的SCI端口 版权©2009–2012,TexasInstrumentsIncorporated 功能概述 35 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.4寄存器映射 此器件包含4个外设寄存器空间。
这些空间分类如下： 外设帧0：外设帧1：外设帧2：外设帧3： 这些是直接映射到CPU内存总线的外设。
请参阅表3-
8。
这些是映射到32位外设总线的外设。
请参阅表3-
9。
这些是映射到16位外设总线的外设。
请参阅表3-10。
这些是映射到32位外设总线并可由CLA访问的外设。
请参阅表3-11。
表3-
8.外设帧0寄存器
(1) 名称器件仿真寄存器系统功率控制寄存器闪存寄存器
(3)代码安全模块寄存器ADC寄存器（0等待只读）CPU-定时器0/1/2寄存器PIE寄存器PIE矢量表CLA寄存器CLA到CPU消息RAM（CPU写入被忽略）CPU到CLA消息RAM（CLA写入被忽略） 地址范围0x000880-0x0009840x000985-0x0009870x000A80-0x000ADF0x000AE0-0x000AEF0x000B00-0x000B0F 0x000C00-0x000C3F0x000CE0-0x000CFF0x000D00-0x000DFF0x001400-0x00147F0x001480-0x0014FF0x001500-0x00157F 大小(x16)2613961616 6432256128128128 受保护的EALLOW
(2)支持支持支持支持否 否否否支持不适用不适用
(1)在帧0中的寄存器支持16位和32位访问。
(2)如果寄存器是EALLOW受保护的，那么在EALLOW指令被执行前写入不能被执行。
EDIS指令禁用写入以防止杂散代码或指针破坏寄存 器内容。
(3)闪存寄存器也受到代码安全模块(CSM)的保护。
表3-
9.外设帧1寄存器 名称 地址范围 eCAN-A寄存器 0x006000-0x0061FF eCAP1寄存器 0x006A00-0x006A1F HRCAP1寄存器 0x006AC0-0x006ADF HRCAP2寄存器 0x006AE0-0x006AFF eQEP1寄存器 0x006B00-0x006B3F LIN-A寄存器 6x006C00-0x000C7F GPIO寄存器 0x006F80-0x006FFF
(1)一些寄存器是受EALLOW保护的。
详细信息请见模块参考指南。
大小(x16)51232323264128128 受EALLOW保护
(1) 否
(1)(1)
(1)(1)
(1) 36 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 表3-10.外设帧2寄存器 名称 地址范围 系统控制寄存器 0x007010-0x00702F SPI-A寄存器 0x007040-0x00704F SCI-A寄存器 0x007050-0x00705F NMI安全装置中断寄存器 0x007060-0x00706F 外部中断寄存器 0x007070-0x00707F ADC寄存器 0x007100-0x00717F I2C-A寄存器 0x007900-0x00793F SPI-B寄存器 0x007740-0x00774F
(1)一些寄存器是受EALLOW保护的。
详细信息请见模块参考指南。
表3-11.外设帧3寄存器 名称 地址范围 比较器1寄存器 0x006400-0x00641F 比较器2寄存器 0x006420-0x00643F 比较器3寄存器 0x006440-0x00645F ePWM1+HRPWM1寄存器 0x006800-0x00683F ePWM2+HRPWM2寄存器 0x006840-0x00687F ePWM3+HRPWM3寄存器 0x006880-0x0068BF ePWM4+HRPWM4寄存器 0x0068C0-0x0068FF ePWM5+HRPWM5寄存器 0x006900-0x00693F ePWM6+HRPWM6寄存器 0x006940-0x00697F ePWM7+HRPWM7寄存器 0x006980-0x0069BF
(1)一些寄存器是受EALLOW保护的。
详细信息请见模块参考指南。
ZHCS864I–APRIL2009–REVISEDJULY2012 大小(x16)32161616161286416 受EALLOW保护支持否否支持支持
(1)(1) 否 大小(x16)32323264646464646464
1 Pleasebeawarethatanimportantnoticeconcerningavailability,standardwarranty,anduseincriticalapplicationsofTexasInstrumentssemiconductorproductsanddisclaimerstheretoappearsattheendofthisdatasheet.olo,TMS320C28x,C28x,TMS320C2000,CodeComposerStudio,XDS510,XDS560aretrademarksofTexasInstruments.3Allothertrademarksarethepropertyoftheirrespectiveowners. UNLESSOTHERWISENOTEDthisdocumentcontainsPRODUCTIONDATAinformationcurrentasofpublicationdate.ProductsconformtospecificationsperthetermsofTexasInstrumentsstandardwarranty.Productionprocessingdoesnotnecessarilyincludetestingofallparameters. 版权©2009–2012,TexasInstrumentsIncorporatedEnglishDataSheet:SPRS584 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 1.2说明 F2803xolo™系列微控制器为C28x™内核和控制律加速器(CLA)供电，此内核和CLA与低引脚数量器件中的高集成控制外设向耦合。
该系列的代码与以往基于C28x的代码相兼容，并且提供了很高的模拟集成度。
一个内部电压稳压器允许单一电源轨运行。
对HRPWM模块实施了改进，以提供双边缘控制（调频）。
增设了具有内部10位基准的模拟比较器，并可直接对其进行路由以控制PWM输出。
ADC可在0V至3.3V固定全标度范围内进行转换操作，并支持公制比例VREFHI/VREFLO基准。
ADC接口专门针对低开销/低延迟进行了优化。
1.3开始使用 这一部分提供了当为一个C28x器件进行首次开发时所采取步骤的简要概括。
有关这些步骤的详细情况，请参阅：•《开始使用TMS320C28x数字信号控制器》（文献编号SPRAAM0）。
•C2000开始使用网站(/c2000getstarted)•TMS320F28xMCU开发和实验者工具(/f28xkits)
2 TMS320F2803x(olo™)微控制器(MCU) 版权©2009–2012,TexasInstrumentsIncorporated 1TMS320F2803x(olo™)微控制器(MCU).......11.1特性..................................................11.2说明..................................................21.3开始使用.............................................2 2简介.........................................................42.1引脚分配.............................................72.2信号说明............................................11 3功能概述..................................................193.1方框图..............................................193.2内存映射............................................203.3简要说明............................................273.4寄存器映射.........................................363.5器件仿真寄存器.....................................383.6中断.................................................393.7VREG/BOR/POR...................................433.8系统控制............................................453.9低功耗模式块.......................................53 4外设.......................................................544.1控制律加速器(CLA)概述...........................544.2模拟时钟............................................574.3串行外设接口(SPI)模块...........................634.4串行通信接口(SCI)模块...........................664.5本地互连网络(LIN).................................694.6增强型控制器局域网络(eCAN)模块...............724.7内部集成电路(I2C).................................764.8增强型PWM模块(ePWM1/2/3/4/5/6/7)...........784.9高分辨率PWM(HRPWM)..........................84 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 4.10增强型捕捉模块(eCAP1)...........................854.11高分辨率捕捉(HRCAP)模块.......................874.12增强型正交编码器脉冲(eQEP).....................894.13JTAG端口..........................................914.14GPIOMUX.........................................925器件支持..................................................965.1器件和开发支持工具命名规则......................965.2相关文档 .........................................985.3社区资源............................................996电气规范................................................1016.1最大绝对额定值...................................1016.2建议的运行条件...................................1016.3电气特性...........................................1026.4流耗................................................1036.5散热设计考虑......................................1076.6针对MCU的无信号缓冲的仿真器连接............1076.7时序参数符号......................................1086.8时钟要求和特性...................................1116.9电源排序...........................................1126.10通用输入/输出(GPIO).............................1146.11增强型控制外设....................................1216.12详细说明...........................................1426.13闪存定时...........................................1437H-至-I修订历史记录...................................1458G-至-H修订历史记录.................................1469热性能/机械数据.......................................147 版权©2009–2012,TexasInstrumentsIncorporated 内容
3 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 2简介 表2-1列出了TMS320F2803x器件的特性。
4 简介 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 表2-
1.硬件特性 ZHCS864I–APRIL2009–REVISEDJULY2012 功能： 类型
(1) 封装类型 指令周期 - 控制律加速器
0 片载闪存（16位字） - 片载SARAM（16位字） - 片载闪存/SARAM/OTP块的代码安全 - 引导ROM(8KX16) - 一次性可编程(OTP)ROM（16位字） - ePWM输出
1 eCAP输入
0 eQEP模块
0 安全装置定时器 - 每秒百万次采样(MSPS) 转换时间 12位ADC 通道
3 温度传感器 双采样保持 32位CPU定时器 - 高分辨率ePWM通道
1 高分辨率捕获(HRCAP)模块
0 带有集成数模转换器(DAC)的比较器
0 内部集成电路(I2C)
0 增强型控制器局域网络(eCAN)
0 本地互连网络(LIN)
0 串行外设接口(SPI)
1 串行通信接口(SCI)
0 I/O引脚（共GPIO - 用） AIO - 外部中断 - 电源电压（标称值） - 80引脚PN LQFP 14 16 245 28030(60MHz)64引脚 PAGTQFP16.67ns 否16K6K支持支持1K12 11支持2.0500.00ns14支持支持331111133633.3V 56引脚RSHVQFN 8 13 126 80引脚PN LQFP 14 16 245 28031(60MHz)64引脚 PAGTQFP16.67ns 否32K8K支持支持1K12 11支持2.0500.00ns14支持支持331111133633.3V 56引脚RSHVQFN 8 13 126 80引脚PN LQFP 14 1672 245 28032(60MHz)64引脚 PAGTQFP16.67ns不支持32K10K支持支持 1K1211支持4.6216.67ns14支持支持36231111133633.3V 56引脚RSHVQFN 8 134- 126 80引脚PN LQFP 14 1672 245 28033(60MHz)64引脚 PAGTQFP16.67ns支持32K10K支持支持 1K1211支持4.6216.67ns14支持支持36231111133633.3V 56引脚RSHVQFN 8 134- 126 80引脚PN LQFP 14 1672 245 28034(60MHz)64引脚 PAGTQFP16.67ns不支持64K10K支持支持 1K1211支持4.6216.67ns14支持支持36231111133633.3V 56引脚RSHVQFN 8 134- 126 80引脚PN LQFP 14 1672 245 28035(60MHz)64引脚 PAGTQFP16.67ns支持64K10K支持支持 1K1211支持4.6216.67ns14支持支持36231111133633.3V 56引脚RSHVQFN 8 134- 126
(1)一个类型变化代表一个外设模块中的主要功能特性差异。
在一个外设类型内，器件之间会有细微差异，而这些差异不会影响模块的基本功能性。
这些特定器件差异显示在《TMS320x28xx，28xxxDSP外设参考手册》（文献编号SPNU566）列表中和外设参考指南中。
版权©2009–2012,TexasInstrumentsIncorporated 简介
5 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 封装类型温度选项产品状态
(2) 功能： T：-40°C至105°CS：-40°C至125°CQ：-40°C至125°C
(1) 类型
(1) - 28030(60MHz) 80引脚PN LQFP 64引脚PAGTQFP 支持 支持 支持 TMS TMS 56引脚RSHVQFN 不支持TMX 表2-
1.硬件特性(continued) 80引脚PN LQFP 28031(60MHz) 64引脚PAGTQFP 支持 56引脚RSHVQFN 80引脚PN LQFP 28032(60MHz) 64引脚PAGTQFP 支持 56引脚RSHVQFN 支持 支持 支持 不支持 支持 不支持 TMS TMS TMX TMS TMS TMX 28033(60MHz) 80引脚PN LQFP 64引脚PAGTQFP 支持 支持 支持 TMS TMS 56引脚RSHVQFN 不支持TMX 28034(60MHz) 80引脚PN LQFP 64引脚PAGTQFP 支持 支持 支持 TMS TMS 56引脚RSHVQFN 不支持TMX 28035(60MHz) 80引脚PN LQFP 64引脚PAGTQFP 支持 支持 支持 TMS TMS 56引脚RSHVQFN 不支持TMX
(1)“Q”是指针对汽车应用的Q100认证技术规范。
(2)器件级说明，请见节5.1，器件和开发支持工具命名规则。
“TMS”产品状态表示一个完全合格的生产器件。
“TMX”产品状态表示一个试验器件，此试验器件并不一定代表最终器件的电气规 范。
6 简介 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 2.1引脚分配 图2-1显示了56引脚RSH小型四方扁平（无引线）封装(VQFN)引脚分配。
图2-2显示了64引脚PAG薄型四方扁平封装(TQFP)引脚分配。
图2-3显示80引脚PN薄型四方扁平封装(LQFP)引脚分配。
注56引脚RSH封装上的信息/数据为“TMX”。
“TMX”产品状态表示一个试验器件，此试验器件并不一定代表最终器件的电气规范。
器件级说明，请见节5.1，器件和开发支持工具命名规则。
版权©2009–2012,TexasInstrumentsIncorporated 简介
7 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 42GPIO35/TDI41GPIO37/TDO40GPIO38/TCK/XCLKIN39GPIO19/XCLKIN/SPISTEA/LINRXA/ECAP138VDD37VSS36X135X234GPIO6/EPWM4A/EPWMSYNCI/EPWMSYNCO33GPIO7/EPWM4B/SCIRXDA32GPIO12/TZ1/SCITXDA31GPIO16/SPISIMOA/TZ230GPIO17/SPISOMIA/TZ329GPIO18/SPICLKA/LINTXA/XCLKOUT GPIO36/TMS43GPIO5/EPWM3B/SPISIMOA/ECAP144 GPIO4/EPWM3A45GPIO3/EPWM2B/SPISOMIA/COMP2OUT46 GPIO2/EPWM2A47GPIO1/EPWM1B/COMP1OUT48 GPIO0/EPWM1A49VDDIO50VSS51VDD52 VREGENZ53GPIO34/COMP2OUT/COMP3OUT54 GPIO20/EQEP1A/COMP1OUT55GPIO21/EQEP1B/COMP2OUT56 28GPIO28/SCIRXDA/SDAA/TZ227TEST226VDDIO25VSS24GPIO29/SCITXDA/SCLA/TZ323GPIO30/CANRXA22GPIO31/CANTXA21ADCINB720ADCINB6/COMP3B/AIO1419ADCINB4/COMP2B/AIO1218ADCINB317ADCINB2/COMP1B/AIO1016ADCINB115VSSA/VREFLO GPIO22/EQEP1S/LINTXA1GPIO23/EQEP1I/LINRXA2 VDD3VSS4XRS5TRST6ADCINA77ADCINA6/COMP3A/AIO68ADCINA4/COMP2A/AIO49ADCINA310ADCINA2/COMP1A/AIO211ADCINA112ADCINA0/VREFHI13VDDA14
A.这个图表显示了56引脚RSH封装的顶视图。
阴影表示端子实际上在封装的底部。
56引脚RSH机械制图，请见Section9，热/机械数据。
B.引脚13：VREFHI和ADCINA0共用56引脚RSH器件上的同一引脚并且它们不可同时使用。
C.引脚15：VREFLO被一直连接至56引脚RSH器件上的VSSA。
图2-1.2803x56引脚RSHVQFN（顶视图）
8 简介 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY
2012
GPIO18/SPICLKA/LINTXA/XCLKOUT
GPIO17/SPISOMIA/TZ3
GPIO8/EPWM5A/ADCSOCAO
GPIO16/SPISIMOA/TZ2
GPIO12/TZ1/SCITXDA
GPIO7/EPWM4B/SCIRXDA
GPIO6/EPWM4A/EPWMSYNCI/EPWMSYNCO
GPIO19/XCLKIN/SPISTEA/LINRXA/ECAP1
GPIO38/TCK/XCLKIN
GPIO37/TDO
GPIO35/TDI
GPIO36/TMS
X2
X1
VSS
VDD
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
GPIO11/EPWM6B/LINRXA/HRCAP2
49
GPIO5/EPWM3B/SPSIMOA/ECAP1
50
GPIO4/EPWM3A
51
GPIO10/EPWM6A/ADCSOCBO
52
GPIO3/EPWM2B/SPISOMIA/COMP2OUT
53
GPIO2/EPWM2A
54
GPIO1/EPWM1B/COMP1OUT
55
GPIO0/EPWM1A
56
VDDIO
57
VSS
58
VDD
59
VREGENZ
60
GPIO34/COMP2OUT/COMP3OUT
61
GPIO20/EQEP1A/COMP1OUT
62
GPIO21/EQEP1B/COMP2OUT
63
GPIO24/ECAP1
64
32
GPIO28/SCIRXDA/SDAA/TZ2
31
GPIO9/EPWM5B/LINTXA/HRCAP1
30
TEST2
29
VDDIO
28
VSS
27
GPIO29/SCITXDA/SCLA/TZ3
26
GPIO30/CANRXA
25
GPIO31/CANTXA
24
ADCINB7
23
ADCINB6/COMP3B/AIO14
22
ADCINB4/COMP2B/AIO12
21
ADCINB3
20
ADCINB2/COMP1B/AIO10
19
ADCINB1
18
ADCINB0
17
VSSA/VREFLO
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
VDDA
ADCINA0/VREFHI
ADCINA1
ADCINA2/COMP1A/AIO2
ADCINA3
ADCINA4/COMP2A/AIO4
ADCINA6/COMP3A/AIO6
ADCINA7
TRST
XRS
VSS
VDD
GPIO23/EQEP1I/LINRXA
GPIO33/SCLA/EPWMSYNCO/ADCSOCBO
GPIO32/SDAA/EPWMSYNCI/ADCSOCAO
GPIO22/EQEP1S/LINTXA
A.
B.引脚17：VREFLO被一直连接至64引脚PAG器件上的VSSA。
图2-2.2803x64引脚PAGTQFP（顶视图） 版权©2009–2012,TexasInstrumentsIncorporated 简介
9 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 GPIO18/SPICLKA/LINTXA/XCLKOUT GPIO17/SPISOMIA/TZ3 GPIO8/EPWM5A/ADCSOCAO GPIO25/SPISOMIB GPIO16/SPISIMOA/TZ2 GPIO12/TZ1/SCITXDA/SPISIMOB GPIO41/EPWM7B GPIO7/EPWM4B/SCIRXDA GPIO6/EPWM4A/EPWMSYNCI/EPWMSYNCO GPIO19/XCLKIN/SPISTEA/LINRXA/ECAP1 GPIO38/TCK/XCLKIN GPIO44 X2 X1 VSS VDD GPIO39 GPIO37/TDO GPIO35/TDI GPIO36/TMS 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 GPIO11/EPWM6B/LINRXA/HRCAP2 61 GPIO5/EPWM3B/SPISIMOA/ECAP1 62 GPIO4/EPWM3A 63 GPIO40/EPWM7A 64 GPIO10/EPWM6A/ADCSOCBO 65 GPIO3/EPWM2B/SPISOMIA/COMP2OUT 66 GPIO2/EPWM2A 67 GPIO1/EPWM1B/COMP1OUT 68 GPIO0/EPWM1A 69 VDDIO 70 VSS 71 VDD 72 VREGENZ 73 GPIO34/COMP2OUT/COMP3OUT 74 GPIO15/TZ1/LINRXA/SPISTEB 75 GPIO13/TZ2/SPISOMIB 76 GPIO14/TZ3/LINTXA/SPICLKB 77 GPIO20/EQEP1A/COMP1OUT 78 GPIO21/EQEP1B/COMP2OUT 79 GPIO24/ECAP1/SPISIMOB 80 40 GPIO28/SCIRXDA/SDAA/TZ2 39 GPIO9/EPWM5B/LINTXA/HRCAP1 38 TEST2 37 GPIO26/HRCAP1/SPICLKB 36 VDDIO 35 VSS 34 GPIO29/SCITXDA/SCLA/TZ3 33 GPIO30/CANRXA 32 GPIO31/CANTXA 31 GPIO27/HRCAP2/SPISTEB 30 ADCINB7 29 ADCINB6/COMP3B/AIO14 28 ADCINB5 27 ADCINB4/COMP2B/AIO12 26 ADCINB3 25 ADCINB2/COMP1B/AIO10 24 ADCINB1 23 ADCINB0 22 VREFLO 21 VSSA 20 19 18 17 16 15 14 13 12 11 10
9 8
7 6
5 4
3 2
1 VDDA VREFHI ADCINA0 ADCINA1 ADCINA2/COMP1A/AIO2 ADCINA3 ADCINA4/COMP2A/AIO4 ADCINA5 ADCINA6/COMP3A/AIO6 ADCINA7 TRST XRS VSS VDD GPIO43/COMP2OUT GPIO42/COMP1OUT GPIO23/EQEP1I/LINRXA GPIO33/SCLA/EPWMSYNCO/ADCSOCBO GPIO32/SDAA/EPWMSYNCI/ADCSOCAO GPIO22/EQEP1S/LINTXA 图
2-3.2803x80引脚PNLQFP（顶视图） 10 简介 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 2.2信号说明 表2-2对这些信号进行了说明。
除JTAG引脚以外，GPIO功能是复位时的缺省值，除非另外注明。
它们下面列出的外设信号是供替换的功能。
有些外设功能并不在所有器件上提供。
详细信息请见表2-
1。
输入不是5V耐压。
所有GPIO引脚为I/O/Z且有一个内部上拉电阻器，此内部上拉电阻器可每个引脚上有选择性的启用/禁用。
这一特性只适用于GPIO引脚。
PWM引脚上的上拉电阻在复位时并不启用。
其它GPIO引脚上的上拉电阻复位时被启用。
AIO引脚没有内部上拉电阻。
注释：当使用片载VREG时，GPIO19，GPIO34，GPIO35，GPIO36，GPIO37，和GPIO38引脚在加电期间会有毛刺脉冲。
如果这一情况在应用中无法接受的话，可由1.8V电源外部供电。
当使用一个外部1.8V电源时，无需电源排序。
然而，如果I/O引脚的电平移动输出缓冲器中的3.3V晶体管在1.9V晶体管之前加电，输出缓冲器有可能打开，这会在加电期间导致引脚上的毛刺脉冲。
为了避免这一运行状态，给VDD引脚加电应早于对VDDIO引脚供电，或者与之同时，以确保VDD引脚在VDDIO引脚达到0.7V之前达到0.7V。
表2-
2.端子功能
(1) 名称 TRST TCKTMSTDITDOTEST2 端子 PN引脚# PAG引脚# RSH引脚# 10
8 6 请见GPIO38请见GPIO36请见GPIO35请见GPIO37 38 30 27 I/O/Z 说明 JTAG 使用内部下拉电阻器进行JTAG测试复位。
当被驱动为高电平时，TRST使扫描系统获得器件运行的控制权。
如果这个信号未连接或者被驱动至低电平，此器件在功能模式下运转，并且测试复位信号被忽略。
注释：TRST是一个高电平有效测试引I脚并且必须在正常器件运行期间一直保持低电平。
在这个引脚上需要一个外部下拉电阻器。
这个电阻器的值应该基于适用于这个设计的调试器推进源代码的驱动强度。
一个2.2kΩ电阻器一般提供足够的保护。
由于这是应用专用的，建议针对调试器和应用的适当运行对每个目标板进行验证。
(↓) I请见GPIO38。
带有内部上拉电阻器的JTAG测试时钟。
(↑) I请见GPIO36。
带有内部上拉电阻器的JTAG测试模式选择(TMS)。
这个串行控制输入在TCK上升沿上的TAP控制器中计时。
。
(↑) I请见GPIO35。
带有内部上拉电阻器的JTAG测试数据输入(TDI)。
TDI在TCK的上升沿上所选择的寄存器（指令或者数据）内计时。
(↑) O/Z请见GPIO37。
JTAG扫描输出，测试数据输出(TDO)。
所选寄存器（指令或者数据）的内容被从TCK下降沿上的TDO移出。
（8mA驱动） 闪存 I/O测试引脚。
为TI预留。
必须被保持为未连接。
(1)I=输入，O=输出，Z=高阻抗，OD=开漏，↑=上拉，↓=下拉 版权©2009–2012,TexasInstrumentsIncorporated 简介 11 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 名称 XCLKOUT XCLKIN X1X2 XRS ADCINA7ADCINA6COMP3AAIO6ADCINA5ADCINA4COMP2AAIO4ADCINA3ADCINA2COMP1AAIO2 表2-
2.端子功能
(1)(continued) 端子 PN引脚# PAG引脚# RSH引脚# 请见GPIO18 - 请见GPIO19和GPIO38 I/O/Z 说明 时钟 请见GPIO18。
取自SYSCLKOUT的输出时钟。
XCLKOUT或者与SYSCLKOUT的频率一样、或者为其一半，或为其四分之
一。
这由XCLK寄存器O/Z内的引脚1:0(XCLKOUTDIV)控制。
复位时，XCLKOUT=SYSCLKOUT/4。
通过将XCLKOUTDIV设定为
3，XCLKOUT信号可被关闭。
为了使这个信号传播到此引脚，GPIO18的复用控制必须被设定至XCLKOUT。
请见GPIP19和GPIO38。
外部振荡器输入。
针对时钟的引脚源由XCLK寄存器内的XCLKINSEL位控制，GPIO38为缺省选择。
这个引脚馈通一个来外部3.3V振荡器的时钟。
在这个情况下，X1引脚，如果可用的话，必须被接至GND，而且必须通过CLKCTL寄存器内的位14将片载晶体振荡器禁用。
如果使用一个晶振/I谐振器，必须通过CLKCTL寄存器内的位13将XCLKIN路径禁用。
注释：使用GPIO38/TCK/XCLKIN引脚为用于正常器件运行的一个外部时钟供电的引脚也许需要组装有一些钩子以在使用JTAG连接器进行调试期间禁用这个路径。
这是为了防止TCK信号竞争，在JTAG调试会话期间，此信号被激活。
在此次为器件计时期间，零引脚内部振荡器也可被使用。
52 41 36 片载晶体振荡器输入。
为了使用这个振荡器，一个石英晶振或者一个陶瓷电容器必I须被连接在X1和X2。
在这种情况下，XCLKIN路径必须被CLKCTL寄存器内的 位13禁用。
如果这个引脚未使用，它必须被连接至GND。
(I) 51 40 35 O片载晶体振荡器输出。
一个石英晶振或者一个陶瓷电容器必须被连接在X1和 X2。
如果X2未使用，它必须保持未连接状态。
(O) 复位 器件复位（输入）和安全装置复位（输出）。
olo器件有一个内置加电复位 (POR)和欠压复位(BOR)电路。
这样，无需外部电路既可生成一个复位脉冲。
在 一个加电或者欠压情况下，这个引脚由器件驱动为低电平。
POR/BOR块的阀值， 请见Section6.3，电气特性。
当一个安全装置复位发生时，这个引脚也由MCU驱 动为低电平。
安全装置复位期间，在512个OSCCLK周期的安全装置复位持续时
9 7
5 I/O间内，XRS引脚被驱动为低电平。
如果需要的话，一个外部电路也可驱动这个引脚 使一个器件复位生效。
在这个情况下，建议由一个开漏器件驱动这个引脚。
由于 抗扰度原因，一个R-C电路必须被连接至这个引脚。
不论源是什么，一个器件复 位会引起器件终止执行。
程序计数器指向包含在位置03xFFFC0的地址。
当复位 被置成无效时，在程序计数器指定的位置开始执行。
这个引脚的输出缓冲器是一个 有内部上拉电阻器的开漏。
(I/OD) 模数转换器(ADC)，比较器(COMPARATOR)，模拟(ANALOG)I/O 11
9 7 IADC组
A，通道7输入 12 10
8 IADC组
A，通道6输入 I比较器输入3A I/O数字AIO6 13 - - IADC组
A，通道5输入 14 11
9 IADC组
A，通道4输入 I比较器输入2A I/O数字AIO4 15 12 10 IADC组
A，通道3输入 16 13 11 IADC组
A，通道2输入 I比较器输入1A I/O数字AIO2 12 简介 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 名称ADCINA1 ADCINA0 VREFHI ADCINB7ADCINB6COMP3BAIO14ADCINB5ADCINB4COMP2BAIO12ADCINB3ADCINB2COMP1BAIO10ADCINB1ADCINB0VREFLO VDDA VSSA VDDVDDVDDVDDIOVDDIOVSSVSSVSSVSS 端子 PN引脚# 17 PAG引脚# 14 RSH引脚# 12 18 15 13 19 15 13 30 24 21 29 23 20 28 - - 27 22 19 26 21 18 25 20 17 24 19 16 23 18 - 22 17 15 20 16 14 21 17 15
7 5
3 54 43 38 72 59 52 36 29 26 70 57 50
8 6
4 35 28 25 53 42 37 71 58 51 表
2-
2.端子功能
(1)(continued) ZHCS864I–APRIL2009–REVISEDJULY2012 I/O/Z 说明 IADC组
A，通道1输入 ADC组
A，通道0输入 请注意：VREFHI和ADCINA0在64引脚PAG器件上共用同一个引脚并且它们不能I同时使用。
请注意：VREFHI和ADCINA0在56引脚RSH器件上共用同一个引脚并且它们不能同时使用。
ADC外部基准-只在ADC外部基准模式时才被使用。
请见节4.2.1，ADC。
请注意：VREFHI和ADCINA0在64引脚PAG器件上共用同一个引脚并且它们不能I同时使用。
请注意：VREFHI和ADCINA0在56引脚RSH器件上共用同一个引脚并且它们不能同时使用。
IADC组
B，通道7输入 IADC组
B，通道6输入 I比较器输入3B I/O数字AIO14 IADC组
B，通道5输入 IADC组
B，通道4输入 I比较器输入2B I/O数字AIO12 IADC组
B，通道3输入 IADC组
B，通道2输入 I比较器输入1B I/O数字AIO10 IADC组
B，通道1输入 IADC组
B，通道0输入
I 请注意：VREFLO被一直连接至64引脚PAG器件和56引脚RSH器件上的VSSA 上。
CPU和I/O电源 模拟电源引脚。
在此引脚附近连接一个2.2μF电容器（典型值）。
模拟接地引脚。
请注意：VREFLO被一直连接至64引脚PAG器件和56引脚RSH器件上的VSSA上。
CPU和逻辑数字电源引脚-当使用内部VREG时，无需电源。
当使用内部VREG时，将1.2μF（最小值）陶瓷电容器（10%耐受）接地。
可使用更高值的电容器，但是这会影响电源轨斜坡上升时间。
数字I/O和闪存电源引脚-当VREG被启用时，为单电源。
数字接地引脚 版权©2009–2012,TexasInstrumentsIncorporated 简介 13 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 表2-
2.端子功能
(1)(continued) 端子 名称 PN PAGRSH 引脚#引脚#引脚# VREGENZ 73 60 53 GPIO0 69 56 49 EPWM1A - - GPIO1 68 55 48 EPWM1B - COMP1OUT GPIO2 67 54 47 EPWM2A - - GPIO3 66 53 46 EPWM2B SPISOMIA COMP2OUT GPIO4 63 51 45 EPWM3A - - GPIO5 62 50 44 EPWM3B SPISIMOA ECAP1 GPIO6 50 39 34 EPWM4A EPWMSYNCI EPWMSYNCO GPIO7 49 38 33 EPWM4B SCIRXDA - GPIO8 43 35 - EPWM5A - ADCSOCAO I/O/Z 说明
I I/O/Z
O- I/O/ZO OI/O/Z
O I/O/ZOI/OO I/O/ZO I/O/ZOI/OI/O I/O/ZOIO I/O/ZOI I/O/ZO
O 电压稳压器控制信号内部VREG启用/禁用-拉至低电平启用VREG，上拉至高电平禁用VREG GPIO和外设信号
(1)通用输入/输出0增强型PWM1输出A和高分辨率脉宽调制(HRPWM)通道通用输入/输出1增强型PWM1输出B比较器1的直接输出通用输入/输出2增强型PWM2输出A和HRPWM通道通用输入/输出3增强型PWM2输出BSPI-A从器件输出，主器件输入比较器2的直接输出通用输入/输出4增强型PWM3输出A和HRPWM通道通用输入/输出5增强型PWM3输出BSPI-A从器件输入，主器件输出增强型捕捉输入/输出1通用输入/输出6增强型PWM4输出A和HRPWM通道外部ePWM同步脉冲输入外部ePWM同步脉冲输出通用输入/输出7增强型PWM4输出BSCI-A接收数据通用输入/输出8增强型PWM5输出A和HRPWM通道ADC转换启动
A
(1)GPIO功能（用粗斜体显示）在复位时为缺省值。
它们下面列出的外设信号是供替换的功能。
对于有GPIO功能复用的JTAG引脚，到GPIO块的输入路径一直有效。
根据TRST信号的情况，来自GPIO块的输出路径和从一个引脚到JTAG块的路径被启用/禁用。
详细信息请参阅《TMS320x2803xolo系统控制和中断参考指南》（文献编号SPRUGL8）。
14 简介 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 名称 GPIO9EPWM5BLINTXAHRCAP1GPIO10EPWM6AADCSOCBOGPIO11EPWM6BLINRXAHRCAP2GPIO12TZ1SCITXDASPISIMOB GPIO13TZ2SPISOMIBGPIO14TZ3LINTXASPICLKBGPIO15TZ1LINRXASPISTEBGPIO16SPISIMOATZ2GPIO17SPISOMIATZ3 端子 PN引脚# 39 PAG引脚# 31 RSH引脚# - 65 52 - 61 49 - 47 37 32 76 - - 77 - - 75 - - 46 36 31 42 34 30 表
2-
2.端子功能
(1)(continued) ZHCS864I–APRIL2009–REVISEDJULY2012 I/O/Z 说明 I/O/ZOOI I/O/ZO OI/O/Z OIII/O/ZIOI/O I/O/ZI I/O I/O/ZIO I/OI/O/Z III/OI/O/ZI/O II/O/ZI/O
I 通用输入/输出9增强型PWM5输出BLIN发送A高分辨率输入捕捉1通用输入/输出10增强型PWM6输出A和HRPWM通道ADC转换开始B通用输入/输出11增强型PWM6输出BLIN接收A高分辨率输入捕捉2通用输入/输出12触发区输入1SCI-A发送数据SPI-B从器件输入，主器件输出。
请注意：SPI-B只在PN封装内可用。
通用输入/输出13触发区输入2SPI-B从器件输出，主器件输入通用输入/输出14触发区输入3LIN发送SPI-B时钟输入/输出通用输入/输出15触发区输入1LIN接收SPI-B从器件发送使能输入/输出通用输入/输出16SPI-A从器件输入，主器件输出触发区输入2通用输入/输出17SPI-A从器件输出，主器件输入触发区输入
3 版权©2009–2012,TexasInstrumentsIncorporated 简介 15 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 名称 GPIO18SPICLKALINTXAXCLKOUT GPIO19XCLKIN SPISTEALINRXAECAP1GPIO20EQEP1ACOMP1OUTGPIO21EQEP1BCOMP2OUTGPIO22EQEP1SLINTXAGPIO23EQEP1ILINRXAGPIO24 ECAP1 SPISIMOB GPIO25SPISOMIB- 端子PN引脚#41 55 78791480 44 PAG引脚# 33 RSH引脚# 29 44 39 62 55 63 56
1 1
4 2 64 - 请见GPIO5 和GPIO19 - - 表2-
2.端子功能
(1)(continued) I/O/Z 说明 I/O/ZI/OOO/Z I/O/Z I/OI I/OI/O/Z
I OI/O/Z
I OI/O/ZI/O OI/O/ZI/O II/O/Z 通用输入/输出18SPI时钟输入/输出LIN发送取自SYSCLKOUT的输出时钟。
XCLKOUT或者与SYSCLKOUT的频率一样、或者为其一半，或为其四分之
一。
这由XCLK寄存器内的引脚1:0(XCLKOUTDIV)控制。
复位时，XCLKOUT=SYSCLKOUT/4。
通过将XCLKOUTDIV设定为
3，XCLKOUT信号可被关闭。
为了使这个信号传播到此引脚，GPIO18的复用控制必须被设定至XCLKOUT。
通用输入/输出19外部振荡器输入。
从这个引脚到时钟块的路径不是由这个引脚的复用功能选通。
如果这个被用于其它外设功能，应该注意不要启用这个路径用于计时。
SPI-A从器件发送使能输入/输出LIN接收增强型捕捉输入/输出1通用输入/输出20增强型EQP输入A比较器1的直接输出通用输入/输出21增强型EQP输入B比较器2的直接输出通用输入/输出22增强型QEP1闸门LIN发送通用输入/输出23增强型QEP1索引LIN接收通用输入/输出24 I/O增强型捕捉输入/输出
1 I/OI/O/ZI/O SPI-B从器件输入，主器件输出。
请注意：SPI-B只在PN和RSH封装内可用。
通用输入/输出25SPI-B从器件输出，主器件输入- 16 简介 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 名称 GPIO26HRCAP1SPICLKBGPIO27HRCAP2SPISTEBGPIO28SCIRXDASDAATZ2GPIO29SCITXDASCLATZ3GPIO30CANRXAGPIO31CANTXAGPIO32SDAAEPWMSYNCIADCSOCAOGPIO33SCLAEPWMSYNCOADCSOCBOGPIO34COMP2OUTCOMP3OUTGPIO35TDI 端子 PN引脚# 37 PAG引脚# - 31 - 40 32 34 27 33 26 32 25
2 2
3 3 74 61 59 47 RSH引脚# 282423225442 GPIO36TMS 60 48 43 表2-
2.端子功能
(1)(continued) ZHCS864I–APRIL2009–REVISEDJULY2012 I/O/Z 说明 I/O/ZI I/O I/O/ZI I/O I/O/ZI I/ODI I/O/ZO I/ODI I/O/ZI I/O/ZO I/O/ZI/OD IOI/O/ZI/ODOOI/O/ZOO I/O/ZI I/O/ZI 通用输入/输出26高分辨率输入捕捉1SPI-B时钟输入/输出通用输入/输出27高分辨率输入捕捉2SPI-B从器件发送使能输入/输出通用输入/输出28SCI接收数据I2C数据开漏双向端口触发区输入2通用输入/输出29SCI发送数据I2C时钟开漏双向端口触发区输入3通用输入/输出30控制器局域网(CAN)接收通用输入/输出31CAN发送通用输入/输出32I2C数据开漏双向端口增强型PWM外部同步脉冲输入ADC转换开始A通用输入/输出33I2C时钟开漏双向端口增强型PWM外部同步脉冲输入ADC转换开始B通用输入/输出34比较器2的直接输出比较器3的直接输出通用输入/输出35带有内部上拉电阻器的JTAG测试数据输入(TDI)。
TDI在TCK的上升沿上所选择的寄存器（指令或者数据）内计时。
通用输入/输出36带有内部上拉电阻器的JTAG测试模式选择(TMS)。
这个串行控制输入在TCK上升沿上的TAP控制器中计时。
版权©2009–2012,TexasInstrumentsIncorporated 简介 17 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 名称 GPIO37TDO GPIO38TCKXCLKIN GPIO39GPIO40EPWM7AGPIO41EPWM7BGPIO42COMP1OUTGPIO43COMP2OUTGPIO44- 端子 PN引脚# 58 PAG引脚# 46 RSH引脚# 41 57 45 40 56 - - 64 - - 48 - -
5 - -
6 - - 45 - - 表2-
2.端子功能
(1)(continued) I/O/Z 说明 I/O/ZO/ZI/O/Z II I/O/Z I/O/ZO I/O/ZO I/O/ZO I/O/ZO I/O/Z 通用输入/输出37JTAG扫描输出，测试数据输出(TDO)。
所选寄存器（指令或者数据）的内容被从TCK下降沿的TDO移出（8mA驱动）。
通用输入/输出38带有内部上拉电阻器的JTAG测试时钟外部振荡器输入。
从这个引脚到时钟块的路径不是由这个引脚的复用功能选通。
如果这个被用于其它功能，应该注意不要为计时启用这个路径。
通用输入/输出39通用输入/输出40增强型PWM7输出A和HRPWM通道通用输入/输出41增强型PWM7输出B通用输入/输出42比较器1的直接输出通用输入/输出43比较器2的直接输出通用输入/输出44- 18 功能概述 版权©2009–2012,TexasInstrumentsIncorporated 3功能概述 3.1方框图 M0SARAM1Kx16 (0-wait)M1 SARAM1Kx16(0-wait) Boot-ROM8Kx16(0-wait) MemoryBus SARAM4K/6K/8Kx16(CLAOnlyon28033and28035) (0-wait)Secure TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 OTP1Kx16Secure CodeSecurityModule FLASH16K/32K/64Kx16 Secure PSWD OTP/FlashWrapper CLA GPIOMUX AIOMUX COMP1OUTCOMP2OUTCOMP3OUT COMP1ACOMP1BCOMP2ACOMP2BCOMP3ACOMP3B COMP A7:0B7:
0 ADC 32-bitperipheralbus(essible)CLABus MemoryBus C28x32-bitCPU TCKTDITMSTDO TRST GPIOMux PIE CPUTimer0CPUTimer1CPUTimer2 OSC1,OSC2, Ext,PLL,LPM,WD MemoryBus 3ExternalInterrupts XCLKINX1X2 LPMWakeupXRS POR/BOR VREG 16-bitPeripheralBus 32-bitPeripheralBus(CLAessible) 32-BitPeripheralBus SCI(4LFIFO) SPI(4LFIFO) I2C(4LFIFO) ePWMHRPWM LINeCAP eQEP eCAN (32-mailbox) HRCAP SCITXDxSCIRXDxSPISIMOxSPISOMIxSPICLKxSPISTEx SDAxSCLxTZxEPWMxAEPWMxBEPWMSYNCIEPWMSYNCOLINARXLINATXECAPxEQEPxAEQEPxBEQEPxIEQEPxSCANRXxCANTXxHRCAPx FromCOMP1OUT,COMP2OUT,COMP3OUT GPIOMUX
A.由于引脚复用，所有外设引脚不能同时使用。
图3-
1.功能方框图 版权©2009–2012,TexasInstrumentsIncorporated 功能概述 19 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.2内存映射 从图3-2到图3-
5，以下规则适用：•内存块不可升级。
•外设帧
0，外设帧
1，外设帧
2，和外设帧3内存映射只限于数据内存。
一个用户程序不能访问这些处 于程序空间内的内存映射。
•受保护意味着写后读操作的顺序被保存，而不是流水线顺序。
•特定内存区域受EALLOW保护以防止配置之后的假写入。
•位置0x3D7C80-0x3D7CC0包含内部振荡器和ADC校准例程。
这些位置不可由用户设计。
20 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 0x0000000x0000400x0004000x0008000x000D00 0x000E000x0014000x0014800x0015000x0015800x0020000x006000 0x006400 0x006A00 0x007000 0x008000 0x008800 0x008C00 0x009000 0x00A0000x3D78000x3D7C000x3D7C800x3D7CC00x3D7CE00x3D7E80 DataSpace ProgSpace M0VectorRAM(EnabledifVMAP=0) M0SARAM(1Kx16,0-Wait) M1SARAM(1Kx16,0-Wait) PeripheralFrame0 PIEVector-RAM(256x16)(EnabledifVMAP=
1,ENPIE=1) PeripheralFrame0 CLARegisters CLA-to-CPUMessageRAM CPU-to-CLAMessageRAM PeripheralFrame0 Reserved Reserved PeripheralFrame1(1Kx16,Protected) PeripheralFrame3(1.5Kx16,Protected) PeripheralFrame1(1.5Kx16,Protected) Reserved PeripheralFrame2(4Kx16,Protected) L0SARAM(2Kx16)(0-Wait,SecureZone+ECSL,Dual-Mapped) L1DPSARAM(1Kx16)(0-Wait,SecureZone+ECSL,CLADataRAM0) L2DPSARAM(1Kx16)(0-Wait,SecureZone+ECSL,CLADataRAM1) L3DPSARAM(4Kx16)(0-Wait,SecureZone+ECSL,CLAProgRAM) ReservedUserOTP(1Kx16,SecureZone+ECSL) Reserved CalibrationData Get_modefunction Reserved PARTID 0x3D7EB0 CalibrationDataReserved 0x3E8000 0x3F7FF80x3F8000 0x3F88000x3FE0000x3FFFC0 FLASH(64Kx16,8Sectors,SecureZone+ECSL) 128-BitPasswordL0SARAM(2Kx16)(0-Wait,SecureZone+ECSL,Dual-Mapped) ReservedBootROM(8Kx16,0-Wait) Vector(32Vectors,EnabledifVMAP=1)
A.CLA专用寄存器和RAM只适用于28035器件。
B.内存位置0x3D7E80-0x3D7EAF被保留在TMX芯片内。
图3-2.28034/28035内存映射 版权©2009–2012,TexasInstrumentsIncorporated 功能概述 21 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 0x0000000x0000400x0004000x0008000x000D00 0x000E000x0014000x0014800x0015000x0015800x0020000x006000 0x006400 0x006A00 0x007000 0x008000 0x008800 0x008C00 0x009000 0x00A0000x3D78000x3D7C000x3D7C800x3D7CC00x3D7CE00x3D7E80 DataSpace ProgSpace M0VectorRAM(EnabledifVMAP=0)M0SARAM(1Kx16,0-Wait)M1SARAM(1Kx16,0-Wait) PeripheralFrame0 PIEVector-RAM(256x16)(EnabledifVMAP=
1,ENPIE=1) PeripheralFrame0 Reserved CLARegistersCLA-to-CPUMessageRAMCPU-to-CLAMessageRAM PeripheralFrame0 Reserved PeripheralFrame1(1Kx16,Protected) PeripheralFrame3(1.5Kx16,Protected) PeripheralFrame1(1.5Kx16,Protected) Reserved PeripheralFrame2(4Kx16,Protected) L0SARAM(2Kx16)(0-Wait,SecureZone+ECSL,Dual-Mapped) L1DPSARAM(1Kx16)(0-Wait,SecureZone+ECSL,CLADataRAM0) L2DPSARAM(1Kx16)(0-Wait,SecureZone+ECSL,CLADataRAM1) L3DPSARAM(4Kx16)(0-Wait,SecureZone+ECSL,CLAProgRAM) Reserved UserOTP(1Kx16,SecureZone+ECSL)Reserved CalibrationData Get_modefunction Reserved PARTID 0x3D7EB0 CalibrationDataReserved 0x3F0000 0x3F7FF80x3F8000 0x3F88000x3FE0000x3FFFC0 FLASH(32Kx16,8Sectors,SecureZone+ECSL) 128-BitPasswordL0SARAM(2Kx16)(0-Wait,SecureZone+ECSL,Dual-Mapped) Reserved BootROM(8Kx16,0-Wait)Vector(32Vectors,EnabledifVMAP=1)
A.CLA专用寄存器和RAM只适用于28033器件。
B.内存位置0x3D7E80-0x3D7EAF被保留在TMX芯片内。
图3-3.28032/28033内存映射 22 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 0x0000000x0000400x0004000x0008000x000D00 DataSpace ProgSpace M0VectorRAM(EnabledifVMAP=0)M0SARAM(1Kx16,0-Wait)M1SARAM(1Kx16,0-Wait) PeripheralFrame0 PIEVector-RAM(256x16)(EnabledifVMAP=
1,ENPIE=1) Reserved 0x000E000x0020000x006000 0x006400 0x006A00 0x007000 0x008000 0x008800 0x008C00 0x009000 0x0098000x3D78000x3D7C000x3D7C800x3D7CC00x3D7CE00x3D7E80 PeripheralFrame0 Reserved PeripheralFrame1(1Kx16,Protected) PeripheralFrame3(1.5Kx16,Protected) PeripheralFrame1(1.5Kx16,Protected) Reserved PeripheralFrame2(4Kx16,Protected) L0SARAM(2Kx16)(0-Wait,SecureZone+ECSL,Dual-Mapped) L1DPSARAM(1Kx16)(0-Wait,SecureZone+ECSL,CLADataRAM0) L2DPSARAM(1Kx16)(0-Wait,SecureZone+ECSL,CLADataRAM1) L3DPSARAM(2Kx16)(0-Wait,SecureZone+ECSL,CLAProgRAM) Reserved UserOTP(1Kx16,SecureZone+ECSL)Reserved CalibrationData Get_modefunction Reserved PARTID 0x3D7EB0 CalibrationDataReserved 0x3F0000 0x3F7FF80x3F8000 0x3F88000x3FE0000x3FFFC0 FLASH(32Kx16,8Sectors,SecureZone+ECSL) 128-BitPasswordL0SARAM(2Kx16)(0-Wait,SecureZone+ECSL,Dual-Mapped) ReservedBootROM(8Kx16,0-Wait) Vector(32Vectors,EnabledifVMAP=1)
A.内存位置0x3D7E80-0x3D7EAF被保留在TMX芯片内。
图3-4.28031内存映射 版权©2009–2012,TexasInstrumentsIncorporated 功能概述 23 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 0x0000000x0000400x0004000x0008000x000D00 DataSpace ProgSpace M0VectorRAM(EnabledifVMAP=0)M0SARAM(1Kx16,0-Wait)M1SARAM(1Kx16,0-Wait) PeripheralFrame0 PIEVector-RAM(256x16)(EnabledifVMAP=
1,ENPIE=1) Reserved 0x000E000x0020000x006000 0x006400 0x006A00 0x007000 0x008000 0x008800 0x008C00 0x009000 0x00A0000x3D78000x3D7C000x3D7C800x3D7CC00x3D7CE00x3D7E80 PeripheralFrame0 Reserved PeripheralFrame1(1Kx16,Protected) PeripheralFrame3(1.5Kx16,Protected) PeripheralFrame1(1.5Kx16,Protected) Reserved PeripheralFrame2(4Kx16,Protected) L0SARAM(2Kx16)(0-Wait,SecureZone+ECSL,Dual-Mapped) L1DPSARAM(1Kx16)(0-Wait,SecureZone+ECSL,CLADataRAM0) L2DPSARAM(1Kx16)(0-Wait,SecureZone+ECSL,CLADataRAM1) Reserved ReservedUserOTP(1Kx16,SecureZone+ECSL) ReservedCalibrationDataGet_modefunction ReservedPARTID 0x3D7EB0 CalibrationDataReserved 0x3F4000 0x3F7FF80x3F8000 0x3F88000x3FE0000x3FFFC0 FLASH(16Kx16,4Sectors,SecureZone+ECSL) 128-BitPasswordL0SARAM(2Kx16)(0-Wait,SecureZone+ECSL,Dual-Mapped) ReservedBootROM(8Kx16,0-Wait) Vector(32Vectors,EnabledifVMAP=1)
A.内存位置0x3D7E80-0x3D7EAF被保留在TMX芯片内。
图3-5.28030内存映射 24 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 表3-
1.F28034/28035中闪存扇区的地址 地址范围0x3E8000-0x3E9FFF0x3EA000-0x3EBFFF0x3EC000-0x3EDFFF0x3EE000-0x3EFFFF0x3F0000-0x3F1FFF0x3F2000-0x3F3FFF0x3F4000-0x3F5FFF0x3F6000-0x3F7F7F 0x3F7F80-0x3F7FF5 0x3F7FF6-0x3F7FF7 0x3F7FF8-0x3F7FFF 程序和数据空间扇区H(8Kx16)扇区G(8Kx16)扇区F(8Kx16)扇区E(8Kx16)扇区D(8Kx16)扇区C(8Kx16)扇区B(8Kx16)扇区A(8Kx16) 当使用代码安全模块时，编程至0x0000 引导至闪存进入点（程序分支指令）安全密码（128位）（不要设定为全零） 表3-
2.F28031/28032/28033中闪存扇区的地址 地址范围0x3F0000-0x3F0FFF0x3F1000-0x3F1FFF0x3F2000-0x3F2FFF0x3F3000-0x3F3FFF0x3F4000-0x3F4FFF0x3F5000-0x3F5FFF0x3F6000-0x3F6FFF0x3F7000-0x3F7F7F 0x3F7F80-0x3F7FF5 0x3F7FF6-0x3F7FF7 0x3F7FF8-0x3F7FFF 程序和数据空间扇区H(4Kx16)扇区G(4Kx16)扇区F(4Kx16)扇区E(4Kx16)扇区D(4Kx16)扇区C(4Kx16)扇区B(4Kx16)扇区A(4Kx16) 当使用代码安全模块时，编程至0x0000。
引导至闪存进入点（程序分支指令）安全密码（128位）（不要设定为全零） 表3-
3.F28030中闪存扇区的地址 地址范围0x3F4000-0x3F4FFF0x3F5000-0x3F5FFF0x3F6000-0x3F6FFF0x3F7000-0x3F7F7F0x3F7F80-0x3F7FF5 0x3F7FF6-0x3F7FF7 0x3F7FF8-0x3F7FFF 程序和数据空间 扇区D(4Kx16)扇区C(4Kx16)扇区B(4Kx16)扇区A(4Kx16) 当使用代码安全模块时，编程至0x0000。
引导至闪存进入点（程序分支指令） 安全密码（128位）（不要设定为全零） 版权©2009–2012,TexasInstrumentsIncorporated 功能概述 25 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 注 •当代码安全密码被编辑时，0x3F7F80到0x3F7FF5间的所有地址不能被用作程序代码或者数据。
这些位置必须被设定为0x0000。
•如果代码安全特性未被使用，地址0x3F7F80至0x3F7FEF可被用于代码或者数据。
地址0x3F7FF0-0x3F7FF5为数据保留且不能包含程序代码。
表3-4显示如何处理这些内存地址。
地址 0x3F7F80-0x3F7FEF0x3F7FF0-0x3F7FF5 表3-
4.使用安全代码模块的影响 代码安全被启用用0x0000填充 闪存代码安全被禁用 应用代码和数据只为数据保留。
外设帧
1，外设帧
2，以及外设帧3被编成一组以使这些块成为受保护的写入/读取外设块。
受保护模式确保所有到这些块的访问如文档中所描述的一样。
由于此管道，在对不同内存位置读取之前的写入操作将出现在CPU内存总线上相反的顺序。
这会导致特定外设应用中的问题，在此类应用中，用户认为写入会首先发生（如文档所描述的那样）。
CPU支持一个块保护模式，在这个模式中，可对一个内存区域进行保护，这样操作按照本文档所描述的那样发生（代价是额外的周期被添加以校正运行）。
可对这个模式进行编程，并且缺省情况下，它会保护所选的区域。
针对内存映射区域内不同空间的等待状态列在表3-5中。
区域(AREA)M0和M1SARAM 外设帧0外设帧
1 外设帧
2 外设帧
3 L0SARAML1SARAML2SARAML3SARAM OTP 闪存 闪存密码引导-ROM 表3-
5.等待状态 等待状态(CPU)0-等待0-等待 0-等待（写入）2-等待（读取） 0-等待（写入）2-写入（读取）0-等待（写入）2-等待（读取）0-等待数据和程序0-等待数据和程序0-等待数据和程序0-等待数据和程序 可编程1-等待最小 可编程0-页式等待最小值1-随机等待最小值随机等待≥页式等待 160-等待 固定的 注释 周期可由已生成的外设扩展。
到外设帧1寄存器的背靠背写入操作将生成一个1周期停止（1周期延迟）。
固定的周期不可由外设扩展。
假定CPU和CLA间无冲突。
周期可由已生成的外设扩展。
假定没有CPU冲突假定没有CPU冲突假定没有CPU冲突假定没有CPU冲突由闪存寄存器设定。
1-等待是等待状态所允许的最小数。
由闪存寄存器设定。
密码位置的等待状态是固定的。
26 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.3简要说明 3.3.1CPU 2803x(C28x)系列是TMS320C2000™微控制器(MCU)平台的产品成员。
基于C28x的控制器具有与现有C28xMCU一样的32位定点架构。
它是一个高效的C/C++引擎，使得用户不仅能够用高级语言开发他们的控制系统，还能够使用C/C++开发算术算法。
此器件在处理MCU算术任务时与处理系统控制任务时同样有效，而系统控制任务通常由微控制器器件处理。
这样的效率在很多系统中省却了对第二个处理器的需要。
32x32位MAC64位处理能力使得控制器能够有效地处理更高的数字分辨率问题。
添加了带有关键寄存器自动环境保存的快速中断响应，使得一个器件能够用最小的延迟处理很多异步事件。
此器件有一个具有流水线式存储器访问的8级深受保护管道。
这个流水线式操作使得此器件能够在高速执行而无需求助于昂贵的高速存储器。
特别分支超前硬件大大减少了条件不连续而带来的延迟。
特殊存储条件操作进一步提升了性能。
3.3.2控制律加速器(CLA) C28x控制律加速器是一款单精度（32位）浮点单元，此单元通过添加并行处理能力扩展了C28xCPU的处理能力。
CLA是一款独立的处理器，此处理器具有其自己的总线结构、取指令机制、和管道。
可指定8个独立的CLA任务、或者例程。
每个任务由软件或者诸如ADC，一个ePWM，eCAP，或者CPU定时器0启动。
CLA每次完整执行一个任务。
当一个任务完成时，主CPU被告知一个到PIE的中断，而CLA自动开始下一个高优先级待处理的任务。
CLA能够直接访问ADC结果寄存器和ePWM+HRPWM寄存器。
专用消息RAM提供了一个在主CPU和CLA之间传递附加数据的方法。
3.3.3内存总线（哈弗总线架构） 与很对MCU类型器件一样，多总线被用于在内存和外设以及CPU之间移动数据。
此内存总线架构包含一个程序读取总线、数据读取总线、和数据写入总线。
此程序读取总线由22条地址线路和32条数据线路组成。
数据读取和写入总线由32条地址线路和32条数据线路组成。
32位宽数据总线可实现单周期32位运行。
多总线结构，通常称为哈弗总线，使得C28x能够在一个单周期内取一个指令、读取一个数据值和写入一个数据值。
所有连接在内存总线上的外设和内存优先内存访问。
总的来说，内存总线访问的优先级可概括如下： 最高级：最低级： 数据写入程序写入数据读取程序读取取指令 （内存总线上不能同时进行数据和程序写入。
）（内存总线上不能同时进行数据和程序写入。
） （内存总线上不能同时进行程序读取和取指令。
）（内存总线上不能同时进行程序读取和取指令。
） 版权©2009–2012,TexasInstrumentsIncorporated 功能概述 27 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.3.4外设总线 为了在多种德州仪器(TI)MCU器件系列间实现外设迁移，此器件采用一个针对外设互连的外设总线标准。
外设总线桥复用了多种总线，此总线将处理器内存总线组装进一个由16条地址线路和16或者32条数据线和相关控制信号组成的单总线中。
支持外设总线的三个版本。
一个版本只支持16位访问（被称为外设帧2）。
另外版本支持16位和32位访问（被称为外设帧1）。
第三版本支持CLA访问和16位以及32位访问（被称为外设帧3）。
3.3.5实时JTAG和分析 此器件执行标准IEEE1149.1JTAG
(1)接口用于基于电路内的调试。
此外，此器件支持实时模式运行，此运行模式可在处理器正在运行和执行代码且处理中断的同时允许修改内存内容、外设、和寄存器位置。
用户也可以通过非时间关键代码进行单步操作，同时可在没有干扰的情况下启用将被处理的时间关键中断。
此器件在CPU的硬件内执行实时模式。
这是28x系列器件所特有的特性，无需软件监控。
此外，还提供了特别分析硬件以实现硬件断电或者数据/地址观察点的设置并当一个匹配发生时生成不同的用户可选中断事件。
这些器件不支持边界扫描；然而，如果将下面的因素考虑在内的话，也可提供IDCODE和BYPASS（旁路）特性。
缺省情况下不支持IDCODE。
用户需要搜索JTAG的SHIFTIR和SHIFTDR状态序列来获得IDCODE。
对于BYPASS指令，第一个被移位的DR值应该为
1。
3.3.6闪存 F28035/34器件包含64Kx16的嵌入式闪存存储器，被分别放置在8个8Kx16扇区内。
F28033/32/31器件包含32Kx16的嵌入式闪存存储器，被分别放置在8个4Kx16扇区内。
F28030器件包含16Kx16的嵌入式闪存存储器，被分别放置在4个4Kx16扇区内。
所有器件还包含一个单1Kx16OTP内存，其地址范围为0x3D7800-0x3D7BFF。
用户能够在不改变其它扇区的同时单独擦除、编辑、和验证一个闪存扇区。
然而，不能使用闪存的一个扇区或者这个OTP来执行擦除/编辑其它扇区的闪存算法。
提供了特殊内存流水线操作以使闪存模块实现更高性能。
闪存/OTP被映射到程序和数据空间；因此，它可被用于执行代码或者存储数据信息。
地址0x3F7FF0-0x3F7FF5为数据变量保留且不能包含程序代码。
注闪存和OTP写入状态可由应用配置。
这使得运行在较低频率上的应用能够将闪存配置为使用较少的等待状态。
可通过在闪存选项寄存器中启用闪存流水线操作模式来提升闪存的效能。
这个模式被启用时，线性代码执行的效能将远远快于只由等待状态配置所表示的原始性能。
使用闪存管道模式的准确性能增加依应用而定。
与闪存选项、闪存等待状态、和OTP等待状态寄存器相关的更多信息，请见TMS320x2803xolo系统控制和中断参考指南》（文献编号SPRUGL8）。
3.3.7M0，M1SARAM 所有器件包含这两块单周期访问内存，每一个的大小为1Kx16。
复位时，堆栈指针指向块M1的开始位置。
M0和M1块，与所有其它C28x器件上的内存块一样，被映射到程序和数据空间。
因此，用户能够使用M0和M1来执行代码或者用于数据变量。
分区在连接器内执行。
C28x器件提供了一个到编程器的统一内存映射。
这使得用高级语言编程变得更加容易。
3.3.8L0SARAM，和L1，L2，和L3DPSARAM 器件含有最多多达8Kx16的单一访问RAM。
为了确定一个指定器件的准确大小，请见节3.2中的器件专用内存映射图表。
这个块被映射到程序和数据空间。
块0的大小为2K并且双映射至程序和数据空间。
块L1和L2大小均为1K并且与CLA共用，CLA可利用这些块用于其数据空间。
块L3大小为4K（在28031器件上为2K）并且与CLA共用，CLA可利用这个块用于其程序空间。
DPSARAM是指这些块的双端口配置。
(1)IEEE标准1149.1-1990标准测试端口和边界扫面架构 28 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.3.9引导ROM 引导ROM由厂家使用引导载入软件进行设定。
提供的引导模式信号告诉引导加载软件在加电时使用哪种引导模式。
用户能够选择正常引导或者从外部连接下载新软件或者选择在内部闪存/ROM中编辑的引导软件。
引导ROM还包含用于数学相关算法中的标准表，例如SIN/COS波形。
模式 3210EMU GPIO37/TDO 1100x 表3-
6.引导模式选择 GPIO34/COMP2OUT/COMP3OUT1010x TRST 00001 模式 取模式(GetMode)等待（说明请见节3.3.10）SCI并行IO仿真引导 3.3.9.1仿真引导 当仿真器被连接时，GPIO37/TDO引脚不能被用于引导模式选择。
在这种情况下，引导ROM检测一个被连接的仿真器并使用PIE矢量表中两个被保留的SARAM位置内的内容来确定引导模式。
如果两个位置内的内容均无效，那么使用等待引导选项。
可在仿真引导中访问所有引导模式选项。
3.3.9.2GetMode GetMode的缺省运行状态选项为引导至闪存。
通过在OTP中设定两个位置，这个运行状态能够被改变为其它的引导选项。
如果两个OTP位置的内容均为无效，那么引导至闪存。
可指定下列加载器中的一个：SCI，SPI，I2C，CAN，或者OTP。
版权©2009–2012,TexasInstrumentsIncorporated 功能概述 29 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.3.9.3引导加载器使用的外设引脚 表3-7显示了每一个外设引导加载器所使用的GPIO引脚。
参考GPIO复用表以检查您是否希望将这些与任一外设的冲突使用到您的应用中。
SCI并行引导 引导加载器 SPI IC2CAN 表3-
7.外设引导加载引脚 SCIRXDA(GPIO28)SCITXDA(GPIO29) 数据(GPIO31，30,5:0)28x控制(AIO6)主机控制(AIO12) SPISIMOA(GPIO16)SPISOMIA(GPIO17)SPICLKA(GPIO18)SPISTEA(GPIO19) SDAA(GPIO32)SCLA(GPIO33) CANRXA(GPIO30)CANTXA(GPIO31) 外设加载器引脚 3.3.10安全性 此器件支持高级安全性以保护用户固件不受反向工程的损坏。
这个安全性特有一个128位密码（针对16个等待状态的硬编码），此密码由用户编辑入闪存。
一个代码安全模块(CSM)用于保护闪存/OTP和L0/L1SARAM块。
这个安全特性防止未经授权的用户通过JTAG端口检查内存内容，从外部内存执行代码或者试图引导加载一些将会输出安全内存内容的恶意软件。
为了启用到安全块的访问，用户必须写入与存储在闪存密码位置内的值相匹配的正确的128位KEY（密钥）值。
除了CSM，仿真代码安全逻辑电路(ECSL)也已经被实现来防止未经授权的用户安全代码。
在仿真器连接时，任何对于闪存、用户OTP、或者L0内存的代码或者数据访问将生成ECSL错误并断开仿真连接。
为了实现安全代码仿真，同时保持CSM安全内存读取，用户必须向KEY寄存器的低64位写入正确的值，这个值与存储在闪存密码位置的低64位的值相符合。
请注意仍须执行闪存内所有128位密码的假读取。
如果密码位置的低64位为全1（未被编辑），那么无须符合KEY值。
当使用闪存内被编辑的密码位置（即，安全的）进行最初调试时，CPU将开始运行并可执行一个指令来访问一个受保护的ECSL区域。
如果这一情况发生，ECSL将发生错误并使仿真器连接被断开。
30 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 这个解决方案是为了使用等待引导选项。
这将进入一个软件断点周围的环路以在触发安全错误的情况下实现仿真器连接。
olo器件不支持一个硬件复位等待模式。
注 •当代码安全密码被编辑时，0x3F7F80到0x3F7FF5间的所有地址不能被用作程序代码或者数据。
这些位置必须被设定为0x0000。
•如果代码安全特性未被使用，地址0x3F7F80至0x3F7FEF可被用于代码或者数据。
地址0x3F7FF0-0x3F7FF5为数据保留且不能包含程序代码。
128位密码（位于0x3F7FF8-0x3F7FFF）必须被设定为全
0。
这样做的话将永久锁住此器件。
代码安全模块免责声明 Disclaimer 这个器件所包含的代码安全模块(CSM)被设计用于对存储在相关内存（ROM或者闪存）中的数据进行密码保护并且由德州仪器(TI)提供质量保证，与其标准条款和条件相一致，符合TI发布的规范以获得适用于这个器件的保修期。
但是，TI不保证或表示CSM不会被危害或破坏，或不能通过其它方法存取关联的存储器中存储的数据。
而且，除了上述内容外，TI也未对本器件的CSM或操作做任何保证或表示，包括任何隐含的用于特定用途的商用性或适用性保证。
在任何情况下，TI对以任何方法使用CSM或本器件产生的任何必然、特殊、间接、偶然或严重伤害不负任何责任，无论TI是否被告知存在这种伤害的可能性。
排除的损害包括但不限于数据丢失、信誉损失、无法使用、业务中断或其它经济损失。
3.3.11外设中断扩展(PIE)块 PIE块将许多中断源复用至中断输入的较小的集合中。
PIE块能够支持多达96个外设中断。
在F2803x上，外设使用96可能中断中的54个。
96个中断被分成8组，每组被提供12个CPU中断线（INT1或者INT12）中的1个。
96个中断中的每一个中断由其存储在一个可被用户写覆盖的专用RAM块中的矢量支持。
在处理这个中断时，这个矢量由CPU自动抽取。
抽取这个矢量以及保存关键CPU寄存器将花费8个CPU时钟周期。
因此CPU能够对中断事件作出快速响应。
可以通过硬件和软件控制中断的优先级。
每个中断都可以在PIE块内启用/禁用。
版权©2009–2012,TexasInstrumentsIncorporated 功能概述 31 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.3.12外部中断(XINT1-XINT3) 此器件支持3个被屏蔽的外部中断(XINT1-XINT3)。
每一个中断可被选择成负边沿、正边沿、或者二者触发并能够被启用/禁用。
这些中断还包含一个16位自由运行的上数计数器，当检测到一个有效的中断边沿时，该计数器复位为
0。
这个计数器可被用于为中断精确计时。
没有用于外部引脚的专用引脚。
XINT1，XINT2，和XINT3中断可接受来自GPIO0-GPIO3引脚的输入。
3.3.13内部零引脚振荡器、振荡器、和PLL 此器件可由两个内部零引脚振荡器、一个外部振荡器、或者一个连接至片载振荡器电路的晶振中的任一个计时。
一个提供的PLL支持高达12个输入时钟缩放比。
PLL比率可用软件中在器件运行时更改，这使得用户在需要低功耗运行时能够按比例降低运行频率。
时序细节，请参考Section6，电气规范。
PLL块可被设定为旁路模式。
3.3.14安全装置 每个器件包含两个安全装置：CPU安全装置监控内核，而NMI安全装置是一个丢失时钟检测电路。
用户软件必须在特定的期限内定期复位CPU安全装置计数器；否则，CPU安全装置将生产一个到处理器的复位。
如果需要，可将CPU安全装置禁用。
只有在发生一个时钟故障的情况下，NMI安全装置才起作用并可生成一个中断或者一个器件复位。
3.3.15外设时钟 在外设闲置时，到每一个独立外设的时钟可被启用/禁用以减少功耗。
此外，到串行端口（除了I2C）的系统时钟可按照CPU时钟进行缩放。
3.3.16低功耗模式 此器件是完全静态CMOS器件。
提供三个低功耗模式： IDLE（闲置）： 将CPU置于低功耗模式。
可有选择性地关闭外设时钟并且只有那些在IDLE期间需要运行的外设保持运行状态。
来自激活外设或者安全装置定时器的已启用的中断将把处理器从IDLE模式中唤醒。
STANDBY关闭到CPU和外设的时钟。
在这个模式下，振荡器和PLL仍然运行。
一个外部中断（待机）：事件将唤醒处理器和外设。
在检测到中断事件之后的下一个有效周期上，执行开始。
HALT（暂停）： 基本上，这个模式关断器件并将器件置于尽可能低的功耗模式中。
如果内部零引脚振荡器被用作时钟源，缺省情况下，HALT模式将它们关闭。
为了防止这些振荡器被关闭，可使用CLKCTL寄存器内的INTOSCnHALTI位。
这样，零引脚振荡器可在这个模式下中被用于为CPU安全装置计时。
如果片载晶体振荡器被用作时钟源，在这个模式中，它将被关闭。
一个复位或者一个外部信号（通过一个GPIO引脚）或者CPU安全装置能够将器件从这个模式唤醒。
在试图将器件置于HALT或者STANDBY模式前，CPU时钟(OSCCLK)和WDCLK应来自同一个时钟源。
32 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.3.17外设帧0，1，2，3(PFn) 此器件将外设分成四个部分。
外设映射如下： PF0PIE：： 闪存：定时器：CSM：ADC：CLAPF1GPIO：：eCAN：LIN:eCAP：eQEP:HRCAP：PF2SYS：：SCI：SPI：ADC：IC2：XINT：PF3ePWM：：HRPWM:比较器： PIE中断启用和控制寄存器加上PIE矢量表 闪存写入状态寄存器CPU-定时器0，1，2寄存器代码安全模块KEY寄存器ADC结果寄存器控制律加速器寄存器和消息RAMGPIO复用配置和控制寄存器 增强型控制局域网配置和控制寄存器本地互联网络配置和控制寄存器增强型捕捉模块和寄存器增强型正交解码器脉冲模块和寄存器高分辨率捕捉模块和寄存器系统控制寄存器 串行通信接口(SCI)控制和RX/TX寄存器串行端口接口(SPI)和RX/TX寄存器ADC状态、控制、和配置寄存器集成电路间模块和寄存器外部中断寄存器增强型脉冲宽度调制器模块和寄存器 高分辨率脉宽调制器寄存器比较器模块： 3.3.18通用输入/输出(GPIO)复用器 大多数的外设信号与通用输入/输出(GPIO)信号复用。
这使得用户能够在外设信号或者功能不使用时将一个引脚用作GPIO。
复位时，GPIO引脚被配置为输入。
针对GPIO模式或者外设信号模式，用户能够独立设定每一个引脚。
对于特定的输入，用户也可以选择输入限定周期的数量。
这是为了过滤掉有害的噪音毛刺脉冲。
GPIO信号也可被用于使器件脱离特定低功耗模式。
版权©2009–2012,TexasInstrumentsIncorporated 功能概述 33 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.3.1932位CPU定时器(0，1，2) CPU定时器0，
1，和2是完全一样的32位定时器，这些定时器带有可预先设定的周期和16位时钟预分频。
此定时器有一个32位倒计数寄存器，此寄存器在计数器达到0时生成一个中断。
这个计数器的减量为被预分频值设置所分频的CPU时钟速度的值。
当此计数器达到0时，它自动重新载入一个32位的周期值。
CPU定时器0为通用定时器并被连接至PIE块。
CPU定时器1为通用定时器并被连接至CPU的INT13。
CPU定时器2为DSP/BIOS保留。
它被连接至CPU的INT14。
如果DSP/BIOS未被使用，CPU定时器2也可称为通用定时器。
CPU定时器2可由下列任一器件计时：•SYSCLKOUT（默认）•内部零引脚振荡器1(INTOSC1)•内部零引脚振荡器2(INTOSC2)•外部时钟源 3.3.20控制外设 此器件支持下列用于嵌入式控制和通信的外设： ePWM： eCAP：eQEP：ADC：比较器：HRCAP： 增强型PWM外设支持针对前缘/后缘边沿、被锁存的/逐周期机制的独立的/互补的PWM生成，可调节死区生成。
一些PWM引脚支持HRPWM高分辨率占空比和周期特性。
2803x器件上的类型1模块也支持增加的死区分辨率、增强型片上系统(SOC)和中断生成、和包括基于比较器输出的触发功能的高级触发。
这个增强型捕捉外设使用一个32位时基并在连续/单次捕捉模式中记录多达四个可编程事件。
这个外设也被可被配置为生成一个辅助PWN信号。
增强型QEP外设使用一个32位位置计数器，使用捕捉单元和一个32位单元定时器分别支持低速测量和高速测量。
这个外设有一个安全装置定时器来检测电机停转和输入错误检测逻辑电路来识别QEP信号中的同步边沿转换。
ADC块是一个12位转换器。
根据器件的不同，它有多达16个单端通道输出引脚。
它包含两个用于同步采样的采样保持单元。
每个比较器块由一个模拟比较器连同一个为比较器的一个输入供电的内部10位基准组成。
这个高分辨率捕捉外设通过一个为HCCAPCLK计时的16位计数器运行在正常捕捉模式或者通过采用与一个TI提供的校准库协同工作的内置校准逻辑运行在高分辨率捕捉模式下。
34 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.3.21串行端口外设 此器件支持下列的串行通信外设： SPI： SCI：I2C： eCAN：LIN: SPI是一个高速、同步串行I/O端口，此端口可在设定的位传输速率上将一个设定长度（1至16位）的串行比特流被移入和移出器件。
通常，SPI用于MCU和外部外设或者其它处理器之间的通信。
典型应用包括外部I/O或者从诸如移位寄存器、显示驱动器、和ADC等器件的外设扩展。
多器件通信由SPI主控/受控操作支持。
SPI包含一个用于减少中断处理开销的4级接收和发送FIFO。
串行通信接口是一个两线制异步串行端口，通常被称为UART。
SCI包含一个用于减少中断处理开销的4级接收和发送FIFO。
内部集成电路(I2C)模块提供一个MCU和其它器件（符合飞利浦半导体内部IC总线(I2C-bus)规范版本2.1并由一个I2C-bus相连）间的接口。
通过这个I2C模块，连接在这个两线制总线上的外部组件能够发送高达8位数据到MCU，或者从MCU接收高达8位数据。
I2C包含一个用于减少中断处理开销的4级接收和发送FIFO。
这是CAN外设的增强型版本。
它支持32个邮箱、消息时间戳、并与CAN2.0B兼容。
LIN1.3或者2.0兼容外设可被配置为额外的SCI端口 版权©2009–2012,TexasInstrumentsIncorporated 功能概述 35 TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 ZHCS864I–APRIL2009–REVISEDJULY2012 3.4寄存器映射 此器件包含4个外设寄存器空间。
这些空间分类如下： 外设帧0：外设帧1：外设帧2：外设帧3： 这些是直接映射到CPU内存总线的外设。
请参阅表3-
8。
这些是映射到32位外设总线的外设。
请参阅表3-
9。
这些是映射到16位外设总线的外设。
请参阅表3-10。
这些是映射到32位外设总线并可由CLA访问的外设。
请参阅表3-11。
表3-
8.外设帧0寄存器
(1) 名称器件仿真寄存器系统功率控制寄存器闪存寄存器
(3)代码安全模块寄存器ADC寄存器（0等待只读）CPU-定时器0/1/2寄存器PIE寄存器PIE矢量表CLA寄存器CLA到CPU消息RAM（CPU写入被忽略）CPU到CLA消息RAM（CLA写入被忽略） 地址范围0x000880-0x0009840x000985-0x0009870x000A80-0x000ADF0x000AE0-0x000AEF0x000B00-0x000B0F 0x000C00-0x000C3F0x000CE0-0x000CFF0x000D00-0x000DFF0x001400-0x00147F0x001480-0x0014FF0x001500-0x00157F 大小(x16)2613961616 6432256128128128 受保护的EALLOW
(2)支持支持支持支持否 否否否支持不适用不适用
(1)在帧0中的寄存器支持16位和32位访问。
(2)如果寄存器是EALLOW受保护的，那么在EALLOW指令被执行前写入不能被执行。
EDIS指令禁用写入以防止杂散代码或指针破坏寄存 器内容。
(3)闪存寄存器也受到代码安全模块(CSM)的保护。
表3-
9.外设帧1寄存器 名称 地址范围 eCAN-A寄存器 0x006000-0x0061FF eCAP1寄存器 0x006A00-0x006A1F HRCAP1寄存器 0x006AC0-0x006ADF HRCAP2寄存器 0x006AE0-0x006AFF eQEP1寄存器 0x006B00-0x006B3F LIN-A寄存器 6x006C00-0x000C7F GPIO寄存器 0x006F80-0x006FFF
(1)一些寄存器是受EALLOW保护的。
详细信息请见模块参考指南。
大小(x16)51232323264128128 受EALLOW保护
(1) 否
(1)(1)
(1)(1)
(1) 36 功能概述 版权©2009–2012,TexasInstrumentsIncorporated TMS320F28030,TMS320F28031,TMS320F28032TMS320F28033,TMS320F28034,TMS320F28035 表3-10.外设帧2寄存器 名称 地址范围 系统控制寄存器 0x007010-0x00702F SPI-A寄存器 0x007040-0x00704F SCI-A寄存器 0x007050-0x00705F NMI安全装置中断寄存器 0x007060-0x00706F 外部中断寄存器 0x007070-0x00707F ADC寄存器 0x007100-0x00717F I2C-A寄存器 0x007900-0x00793F SPI-B寄存器 0x007740-0x00774F
(1)一些寄存器是受EALLOW保护的。
详细信息请见模块参考指南。
表3-11.外设帧3寄存器 名称 地址范围 比较器1寄存器 0x006400-0x00641F 比较器2寄存器 0x006420-0x00643F 比较器3寄存器 0x006440-0x00645F ePWM1+HRPWM1寄存器 0x006800-0x00683F ePWM2+HRPWM2寄存器 0x006840-0x00687F ePWM3+HRPWM3寄存器 0x006880-0x0068BF ePWM4+HRPWM4寄存器 0x0068C0-0x0068FF ePWM5+HRPWM5寄存器 0x006900-0x00693F ePWM6+HRPWM6寄存器 0x006940-0x00697F ePWM7+HRPWM7寄存器 0x006980-0x0069BF
(1)一些寄存器是受EALLOW保护的。
详细信息请见模块参考指南。
ZHCS864I–APRIL2009–REVISEDJULY2012 大小(x16)32161616161286416 受EALLOW保护支持否否支持支持
(1)(1) 否 大小(x16)32323264646464646464
声明：
该资讯来自于互联网网友发布，如有侵犯您的权益请联系我们。
相关文章
